有鑑於行動裝置內建的功能不斷增加，應用處理器(AP)的效能亦須不斷提高，行動裝置處理器大廠包括高通(Qualcomm)、德州儀器(TI)、意法易立信(ST-Ericsson)等開始關注三維晶片(3D IC)技術，以期透過3D IC架構在處理器上增加更多記憶體容量，進一步提升處理器效能。而處理器業者的關注，也讓3D IC的發展道路更加清晰。
 |
| 右起為工業技術研究院資訊與通訊研究所設計自動化技術組技術組長蒯定明、技術組長周永發 |
工業技術研究院資訊與通訊研究所設計自動化技術組技術組長蒯定明表示，提高處理器效能的最主要的方式即增加記憶體深度，因此現階段行動處理器業者多以系統封裝(SiP)的方式將處理器與快閃記憶體(Flash Memory)整合，不過，這種設計方式，處理器速度最多僅能達到1.5GHz，若要進一步突破處理器效能，則須改以堆疊動態隨機存取記憶體(DRAM)的設計方式，因此處理器廠商已開始朝此方向邁進。
雖然用SiP技術亦可達成處理器堆疊DRAM的設計，但其效果將不若採3D IC架構的方案。蒯定明解釋，SiP是將要整合的晶片封裝後，再從封裝後的晶片旁邊打線連接到外部，此一方式的連接效能會受到連外打線延遲影響；若採用3D IC架構，晶片間的聯繫，與對外聯絡都可以直接透過晶片上的打線，可順利解決SiP的問題。由於3D IC具備的優勢較SiP佳，因此處理器廠商已開始重視3D IC技術，並積極投入研發，對3D IC的發展而言將是很大的助力。
另一方面，主導DRAM的標準協會JEDEC，針對Wide輸入/輸出(I/O)提出的新規範中，開宗明義表示該規範除了在DRAM上採用五百一十二根I/O接腳外，並強調支援3D IC架構。工業技術研究院資訊與通訊研究所設計自動化技術組技術組長周永發指出，該規範中明確表示就是要採用3D IC技術架構，也讓行動裝置處理器廠商若要導入DRAM以提高處理器整體效能，未來將不得不採用3D IC技術，這也是讓處理廠商開始重視3D IC的主要因素。
蒯定明補充，JEDEC所提的新規範目前仍為草案階段，預計2012年底定，WideI/O已確定跟隨該項規範，預期未來DDR4也可能採用。
嚴格來說，目前僅記憶體已正式導入3D IC技術，相關業者如三星(Samsung)、爾必達(Elpida)積極研發3D IC技術，但伴隨行動裝置對於處理器效能與尺寸的要求越來越嚴苛，目前包括高通、意法易立信、德州儀器和輝達(NVIDIA)皆已積極發展3D IC架構，甚至聯發科也相當關心3D IC技術的進展。蒯定明認為，在處理器業者的努力下，即使未來3D IC不會成為各種晶片產品必然採用的技術，但對其整體的發展仍將有相當大的推動力。
