直到2017年上半，3D NAND記憶體由於產能提升速度不如預期，受到越來越多質疑。所幸，隨著各大記憶體供應商陸續進入64層3D NAND世代，目前業界已找到讓產能穩定下來的甜蜜點，供給可望自下半年起逐漸回穩。在記憶體供應無虞的情況下，接下來3D NAND記憶體技術的發展重點，將落在控制器身上，更強的偵錯機制與傳輸頻寬，會是不容忽視的技術趨勢。
慧榮產品企劃部協理黃士德指出，礙於物理上的限制，NAND記憶體的製程很難突破10奈米大關，迫使NAND記憶體供應商為繼續提升儲存容量及效能，不得不從2D結構轉進3D結構。
不過，相關業者從2D轉向3D的過程並不順遂，對記憶體供應造成很大的影響。此外，在Facebook、Google等網路巨頭的數據中心加速擴建，儲存需求與日俱增下，NAND記憶體供貨吃緊的狀況更加嚴重。所幸，自2017年下半起，美光(Micron)、三星(Samsung)等主要供應商的64層晶粒陸續量產，3D NAND記憶體的供給才趨於穩定。
儘管32層、48層NAND記憶體早已進入量產，但這些3D NAND記憶體的成本效益並不理想。黃士德分析，3D NAND記憶體必須疊到一定層數才開始具成本效益。若堆疊層數不夠，成本效益就會大打折扣。目前看來，64層堆疊是成本效益最高的甜蜜點。
黃士德透露，相較15奈米2D TLC NAND記憶體晶片，64層3D TLC NAND記憶體晶片每GB成本可降低15%左右；待各家業者的96層技術於2018年進入量產，成本可望再進一步下修，甚至可讓固態硬碟(SSD)更具競爭力，加速取代傳統硬碟。
不過，伴隨層數提高、容量增加，干擾勢必越來越多、越容易出錯。黃士德強調，NAND是不完美的記憶體，如同菜瓜布會越用越髒，此類記憶體在電荷收放過程中容易發生位元錯誤(Bit Error)，影響效能與使用壽命。此外，為了進一步降低儲存成本，記憶體業界未來會導入QLC技術，即每一個Cell可儲存4位元資料，這對記憶體的可靠度、壽命會帶來更多負面影響。
為增加可靠度、延長記憶體壽命，控制器必須支援錯誤校正碼(ECC)等硬體除錯機制。現階段，最適合NAND快閃記憶體的ECC機制為低密度奇偶檢查碼(LDPC)。
另一方面，鑑於NAND晶片的傳輸速度不斷增加，現已達533~800MB/s，SSD介面從SATA轉往PCIe已是大勢所趨。SATA最高頻寬為750MB/s，很快就會不敷使用，而PCIe Gen3若採取4通道配置，頻寬可達4GB/s；待2019~2020年英特爾(Intel)推出PCIe Gen4介面，頻寬可望上看7GB/s，且可應用於一般消費型電腦。因此，未來控制器業者亦必須緊跟趨勢，推出支援更高頻寬的解決方案。
