為提升網路容量和訊號涵蓋範圍，4G LTE與未來的5G行動網路都將採用更多小型基地台設備來進行組網，相關網通設備需求可期。不過，對小型基地台等網路邊緣設備而言，如何簡化系統設計複雜度、降低成本和功耗，是設計人員正面臨的主要考驗。因此芯科科技(Silicon Labs)日前針對相關無線網路設備需求，推出首款可滿足4G LTE和eCPRI的單晶片解決方案。小型基地台、DAS、μ-BTS等4.5G通訊設備的開發商都將因此享受到系統功耗和複雜性大幅降低的好處。該公司現已提供相關元件樣品，並計畫將於2017年12月量產。
隨著電信營運商逐漸改用基於乙太網路的eCPRI前傳網路來連接BaseBand Unit(BBU)與Remote Radio Head(RRH)，加上網路邊緣出現越來越多採用不同架構的HetNet網路設備，目前網路設備的設計複雜度跟成本都遇到比以往更大的挑戰。對此，芯科科技日前針對4.5G和eCPRI無線應用推出全新的多通道抖動衰減時脈系列產品系列Si5381/82/86。新的時脈產品運用Silicon Labs的DSPLL技術，在單晶片中提供4G/LTE和乙太網路所需的時脈，相關應用包括小型基地台、分散式天線系統(DAS)、μ-BTS，基頻單元(BBU)和前傳(Fronthaul)/回程設備(Backhaul)等。
Silicon Labs時脈產品資深行銷總監James Wilson表示，在過去的4G時代，RRH是透過通用公共射頻介面(Common Public Radio Interface, CPRI)、基頻單元、回程設備，與核心網路(Core Network)相聯。但當產業跨入4.5G時代，勢必須要布建更多的基地台來提高訊號覆蓋，如此一來，過去低頻寬的CPRI介面將難以再滿足其布建需求，業界也因而需要採用以乙太網路(Ethernet)協議為基礎的eCPRI介面、雲端基頻單元(Cloud BBU, C-BBU)，來連接5G的各種寬頻頭端。
截至目前為止，芯科是首家將LTE和乙太網路的時脈整合在單一晶片中的供應商。Wilson指出，該整合得克服不少抗噪性的挑戰，過去抗噪性高的IC，往往得犧牲掉性能，但該晶片不僅具備低相噪，其可達到的性能也是相當高的。此外，整合後，開發者也將不再須要使用兩顆分開的晶片，除了晶片成本將能降低外，無線電設備進而能突破性地減少55%的功耗、與70%的尺寸。
Wilson進一步分析，Si5381具備4種DSPLL的資源，由於其設計架構較為複雜的，因而適合回程設備、雲端基頻單元等應用，Si5382與Si5386則因設計架構較為簡單，較適合體積較小的應用，像是小型基地台、分散式天線系統。
