Altera在現場可編程閘陣列(FPGA)中整合硬式核心IEEE 754相容浮點運算功能的可程式設計邏輯，大幅提高數位訊號處理器(DSP)的性能、設計人員效能和邏輯效率。整合硬式核心浮點DSP模組結合先進的高階工具流程，客戶能使用Altera的FPGA和系統單晶片(SoC)來滿足越來越高的大運算量應用需求，例如高性能運算(HPC)、雷達、科學和醫療成像等。
Altera公司軟體、矽智財(IP)和DSP行銷總監Alex Grbic表示，採用硬式核心浮點功能，Altera FPGA和SoC的性能和功率效益，在更多樣的應用領域中，都更優於微處理器和繪圖處理器(GPU)。
傳統的方式採用定點乘法器和FPGA邏輯來實現浮點功能，而Altera的硬式核心浮點DSP則幾乎不使用現有FPGA浮點運算所需的邏輯資源，進而提高資源效率。新技術在Arria 10元件中實現1.5每秒浮點運算次數(TeraFLOP)的DSP性能，而在Stratix 10元件中DSP性能達到10TeraFLOP。DSP設計人員可選擇定點或浮點模式，浮點模組與現有設計及舊版相容。
在Altera FPGA和SoC中整合硬式核心浮點DSP模組，能縮短近12個月的開發時間。此外，Altera還提供多種工具流程，協助硬體設計人員、採用模型架構的設計人員，以及軟體程式設計人員在元件中實現高性能浮點DSP模組。
Altera網址：www.altera.com
