Altera乙太網路IP核心降低FPGA設計難度

2012 年 07 月 14 日

Altera推出40Gbit/s乙太網路(40GbE)和100Gbit/s乙太網路(100GbE)矽智財(IP)核心產品。這些核心能高效率的建構需大傳輸量標準乙太網路連接的系統,包括晶片至光模組、晶片至晶片及背板應用等。
 



Altera媒體存取控制(MAC)和實體編碼子層及實體媒體附加(PCS+PMA)子層IP核心符合IEEE 802.3ba-2010標準要求,降低用戶在Altera 28奈米(nm)Stratix V現場可編程邏輯閘陣列(FPGA)和40nm Stratix IV FPGA中整合40GbE和100GbE連接的設計複雜度。
 



Altera企業和產品市場副總裁Vince Hu表示,越來越多的系統設計使用高速乙太網路,不僅是區域網路附加子層,而且還有系統內部的互聯。因此,包括40GbE/100GbE MAC和PCS+PMA層在內的子系統IP,成為系統設計團隊工具套件的關鍵組成。
 



Altera這些核心針對Altera開發套件和Altera Quartus II軟體12.0版整合進行最佳化,適用於在Stratix IV和Stratix V FPGA中開發高性能、低成本子系統IP。透過這種開發方式,Altera支援40GbE/100GbE系統級傳輸量,提高FPGA設計人員的設計抽象層級,同時提升設計團隊的效能。
 



40GbE及100GbE MAC和PHY IP核心提供的介面,包括一個採用資料套件的通道,與前一代乙太網路系統在邏輯上相容。資料速率高達28.05Gbit/s和14.1Gbit/s,並具有收發器的Altera Stratix V GT和GX FPGA,以及資料速率達到11.3Gbit/s的Stratix IV GT FPGA都支援這些核心。Stratix FPGA結合高密度、高性能及豐富的特性,支援用戶整合更多的功能,提高系統頻寬。
 



Altera網址:www.altera.com

標籤
相關文章

Altera提供EtherCAT通訊協定IP

2013 年 08 月 01 日

Altera發布100G乙太網路和Interlaken IP核心

2013 年 11 月 25 日

Altera新IP方案與IDT晶片達成互操作性

2012 年 11 月 02 日

Altera可編程元件實現32Gbit/s收發器功能

2013 年 04 月 11 日

Altera展示多核心處理器互聯IP

2013 年 08 月 06 日

Altera將於2014技術巡迴展展示第十代FPGA

2014 年 09 月 25 日
前一篇
優化手機影像處理 萊迪思FPGA軟硬兼施
下一篇
連接體感控制器和RFID MCU強化電視遙控器功能