Altera發布JNEye鏈路分析工具，提供驗證和電路板層級全套設計工具。JNEye支援設計人員迅速方便的評估高速Altera現場可編程閘陣列(FPGA)和系統單晶片(SoC0中的高速序列鏈路性能。該工具結合統計鏈路模擬器的速度優勢和時域波形模擬器的精度優勢，是一種新的混合行為模擬方法。JNEye工具經過最佳化，支援Altera第十代系列產品，為用戶提供評估Altera下一代FPGA和SoC收發器鏈路性能的平台。
Altera研究員李鵬表示，該公司提供全套的系統級設計工具，利用這些工具，客戶可以對其系統中使用的FPGA和SoC迅速進行模擬和驗證。JNEye鏈路分析工具是這些解決方案的最新實例。使用JNEye，設計人員能夠在電路板層級迅速理解我們收發器的性能，非常準確的瞭解Altera元件與系統中其他元件將如何相互作用。
JNEye工具提供混合模型建立的方法，整合了元件特徵模型，非常精確的處理製程、電壓和溫度(PVT)變化。工具提供真實的模擬精度，簡化序列鏈路收發器的評估，若使用業界標準模型是無法實現這一點的。JNEye支援採用IBIS-AMI元件模型進行鏈路模擬，可以評估Altera FPGA和其他發送器或者接收器之間的序列鏈路。採用JNEye鏈路分析工具，設計人員能夠針對錯誤碼率迅速最佳化發送和接收等化係數。工具還能做為後設計支援工具，以幫助進行除錯和驗證。
Altera網址：www.altera.com
