Altera Stratix III FPGA獲IEC 2008創意設計獎

2008 年 02 月 22 日

Altera宣布其Stratix III FPGA榮獲國際電工委員會(IEC)半導體和IC類的創意設計獎(DesignVision Award)。該產品獨特的創新架構獲得IEC青睞,在此架構下,Altera推出性能好而功率消耗低的高階FPGA。獲獎元件的傑出特點在於其DDR3記憶體介面,記憶體速率超過1067Mbit/s。該公司在聖塔克拉拉會議中心舉行的DesignCon 2008頒獎儀式上獲頒這一創意設計獎。
 



自2005年,IEC的創意設計獎主要頒發給業界最獨特、最有效益的技術、應用、產品和服務等。創意設計獎提名從創新性、獨創性、市場影響、用戶受益情況及給社會帶來的價值作為審核標準。
 



Altera Stratix III FPGA最關鍵的架構創新之處在於其低功率消耗特性,包括可選內部核心電壓和可編程功率消耗技術。利用上述創新技術,和前一代高階FPGA相比,Altera元件的整體功率消耗降低50%。該產品具備性能好、功率消耗低的I/O及優異的訊號完整性。創新技術使Stratix III FPGA的DDR3記憶體介面速率超過1067Mbit/s,和競爭FPGA解決方案相比,記憶體性能高出33%。
 



Altera網址:www.altera.com

標籤
相關文章

思科選擇亞德諾的數位信號處理器

2006 年 11 月 15 日

意法半導體/Arkados合作研發HomePlug AV系統晶片

2008 年 11 月 17 日

十銓超頻記憶體模組系列日本深耕有成

2012 年 09 月 27 日

R&S RTO示波器支援8b/10b匯流排全自動解碼

2015 年 07 月 15 日

Silicon Labs發表隔離閘極驅動器系列產品

2016 年 09 月 12 日

大聯大推出基於Intel/Orbit車牌辨識方案

2021 年 10 月 21 日
前一篇
捷特科推出新型驅動器系列
下一篇
普誠將參加深圳IIC-China