電子設計自動化(EDA)大廠正卯足勁強攻高速類比混合訊號(AMS)設計模擬/驗證方案。隨著系統單晶片(SoC)內部類比混合訊號電路激增，包括明導國際(Mentor Graphics)、新思科技(Synopsys)及益華電腦(Cadence)，均積極擴展相關晶片模擬與驗證工具陣容，以便加速高複雜性SoC開發流程，並確保晶片品質與效能無虞。
 |
| 明導國際副總裁暨深次微米部門總經理Robert Hum認為，未來EDA工具商還須加強晶片模擬與驗證工具之間的溝通機制，發展更先進的自動化驗證方案。 |
明導國際副總裁暨深次微米部門(DSM)總經理Robert Hum表示，為強化晶片效能，SoC導入類比元件的比重正不斷攀升，目前已接近30～50%比例，因而引爆大量類比混合訊號設計需求。尤其此類設計在電路布局、訊號干擾校正方面較數位電路複雜許多，晶片商需要更強大的EDA，方能提高生產效益，並避免反覆修改設計所帶來的嚴重損失。
Hum強調，快速、精準的SoC混合訊號、行為模型模擬，以及特性描述和測試程式，將是往後EDA工具供應商的產品布局重點。明導國際近期已展開類比混合設計方案補強動作，除升級自動化測試功能、更新類比與數位介面外，亦提高電路和混合訊號區塊(Block)分析速度，以兼顧SoC各個設計環節，為客戶省下30%以上產品研發時間，品質也不打折。
明導國際深次微米部門行銷總監Linda Fosler補充，明導國際將於2013年第一季發布具All-in-one標準元件資料庫特性描述、訊號檢測與分析功能的AMS 12.2新版EDA工具，全面提高類比混合訊號發射端的驗證效能。
此外，SoC須在低功耗、小體積的前提下達成高運算效能，又要因應快速上市的時間壓力，因而對SPICE的要求也日益嚴格。Fosler透露，明導國際正加碼投注研發資源，優化SPICE模擬器速度、精準度與吞吐量，並贏得不少IC設計客戶青睞；其中，威盛電子借力該公司的Eldo Premier工具，已在一項40奈米(nm)鎖相回路(PLL)設計上縮短75%模擬時間，遂能超前競爭對手提早卡位市場。
在此同時，新思科技也全力改善類比混合訊號設計驗證工具，搶攻SoC設計商機。為同步支持SoC內部大量數位、類比元件及混合訊號分析，該公司持續擴充EDA功能配置與相關測試程式，專注發展並行驗證方法，日前並揭露旗下最新版SoC模擬和驗證工具新功能；其中，波形交叉探測(Waveform Cross Probing)可讓用戶輕鬆連結晶片現有或新建訊號波形，並進行交叉檢測，達到快速糾錯目的。
至於Cadence則以階層式共通功率格式(Common Power Format, CPF)為基礎的周延低功耗設計意圖方法(Power Intent Methodology)，協助英商劍橋半導體(CSR)實現複雜的混合訊號晶片試產。
