Target Compiler IP縮短ASIP設計時間 - 市場話題 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:電源模組 | SiC | 機器視覺 | GaN | 5G

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:
比利時法蘭德斯高科技產業巡禮特別報導

Target Compiler IP縮短ASIP設計時間

文‧林含笑 發布日期:2011/11/03

無晶圓廠IC供應商和設計公司正朝向更複雜的SoC設計發展,對於更具可編程能力的IP解決方案和系統級(ESL)設計工具的需求也愈加殷切;位於比利時法蘭德斯區的Target Compiler Technologies正是這方面的領導性廠商,去年已在台灣開始銷售其IP Designer Tool Suite產品。該公司相當看好台灣市場的成長潛力,預計2011年台灣地區的銷售額將占其整體營收的10%。Target Compiler執行長Gert Goossens(圖1右)表示,能滿足台灣客戶複雜且高檔的產品需求,未來更將以此地的供貨經驗為跳板,開拓中國大陸市場。

Target Compiler成立於1996年,是比利時愛美科(Interuniversity Microelectronics Center; IMEC)較早的衍生公司之一,總部設於比利時魯汶,並在美、日、韓等國建立銷售據點。該公司率先開發的電子設計自動化(EDA)工具,可縮短特定應用處理器(Application-specific processor; ASIP)的設計時間。Goossens表示,對SoC設計公司而言,ASIP包辦了通用型微處理器和資料通道(Hardwired Datapath)之間的所有事項,透過可編程和設計時間再配置等功能特色,提供了更多設計彈性。以ASIP為基礎的異質多核心SoC,將擁有更大的資料吞吐量,且消耗更少的能量,在效能和成本上可取得最佳的平衡。  

提升SoC設計效率 

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
研討會專區
主題式電子報
熱門文章