IMEC攜手TU Delft 打造3D IC測試成本評估工具 - 熱門新聞 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:USB PD | 自駕車 | 藍牙5 | NB-IoT | AI

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

IMEC攜手TU Delft 打造3D IC測試成本評估工具

文‧蘇宇庭 發布日期:2013/10/18 關鍵字:IMEC3D IC測試InterposerPre-bondMid-bondPost-bond

比利時微電子研究中心(IMEC)與代爾夫特理工大學(Delft University of Technology, TU Delft)共同合作,研發出2.5/3D晶片測試流程成本模型分析工具--3D-COSTAR,其藉由考量良率及設計、製造、封裝、測試和物流等成本,優化3D IC的測試流程。  

IMEC首席科學家Erik Jan Marinissen表示,就成本及百萬分比缺陷率(Defect Part Per Million, DPPM)的考量來看,3D-COSTAR對於多種複雜的3D IC測試方法而言是極其有效的評估工具。他進一步舉例,在研究過程中,研究團隊曾利用3D-COSTAR對2.5D矽中介層(Interposer)IC進行堆疊前測試(Pre-bond Test)的成本效益分析,結果顯示,使用完該評估工具後將可減少後續堆疊流程40%的成本,證實上游的有效測試的確可以減少下游的成本支出。此外,該工具也能分析出在何種狀況下,可以省卻部分堆疊中測試(Mid-bond Test)以進一步降低成本。  

據了解,3D-COSTAR使用三種分析參數,分別為成品品質的DPPM、整體堆疊成本及缺陷成本類型(Breakdown Per Cost Type),藉以涵蓋2.5/3D IC的整體製造流程並進行優化,包括設計、製造、測試、封裝及物流。  

由於半導體製造過程極為精密,檢測零組件缺陷部分也就相形重要。製造過程中,每顆IC皆須經歷電子測試以剔除缺陷部分,確保出貨的產品品質絕無問題;而在技術節點(Technology Node)日益精進下,以矽穿孔(TSV)技術為主軸的2.5D/3D IC,其通常整合了複雜的裸晶設計,測試流程也就益發繁複。  

事實上,2.5D/3D SIC在前端製造過程亦包含多道測試流程,如堆疊前測試、堆疊中測試、堆疊後測試(Post-bond Test)及後端的封裝測試。雖然測試成本所費不貲,但是在前期流程中及早過濾掉具有缺陷的零件,才能省卻後續的檢測成本。  

TU Delft教授Said Hamdioui表示,在堆疊裸晶產品製造流程中,並沒有可以一體適用的測試流程;而在前期的設計階段,研發人員即須因應不同的裸晶設計而有不同的測試方法,且整體測試流程更須基於不同產品的產量及成本參數下進行優化,這將是一連串複雜的分析評估過程,亟需評估工具助力。  

目前,IC測試商康思德(Cascade Microtech)已率先使用3D-COSTAR。康思德首席工程師Ken Smith證實,運用該工具進行測試評估分析,確實提升了50%的測試成本效益。

研討會專區
熱門文章