善用多核處理器 平行測試效率大幅躍升 - 技術頻道 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:電源模組 | SiC | 機器視覺 | GaN | 5G

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

善用多核處理器 平行測試效率大幅躍升

文‧Adam Foster/Shahram Mehraban 發布日期:2015/10/15

電子產品功能愈來愈複雜,使得測試成本也不斷增加;為了讓製造商能兼顧儀器設備投資效益與產品測試速度,量測業者提出採用模組化架構、軟體為核心的新設計,藉此讓測試設備能利用多核心處理器與日俱增的運算效能,提高平行測試的效率。

舉例來說,即使是目前市面上最快速的傅立葉轉換(FFT)架構頻譜分析器,實際用在取得訊號的量測時間也僅有20%,其餘 80%的時間都是在處理其演算法的訊號。若使用5年前推出的儀器進行量測,時間耗用比例會更為懸殊,可能有高達95%的量測時間會耗費在訊號處理。由於企業組織無法每年都投資全新的儀器產品組合,因此實際上他們會使用老舊設備來測試現代化的複雜裝置。大多數測試部門最終的系統處理效能都遠遠不及實際的處理需求。

圖1 對耗費CPU運算能力的量測而言,大多數的工作時間都用於訊號處理。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
研討會專區
熱門文章