3D封裝/GPU/CPU架構盡現 Intel六大領域戰略力拓市場 - 熱門新聞 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:GaN | 5G | USB PD | 自駕車 | 藍牙5

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

3D封裝/GPU/CPU架構盡現 Intel六大領域戰略力拓市場

文‧侯冠州 發布日期:2018/12/17 關鍵字:英特爾FoverosGen11Sunny CoveOptane

英特爾(Intel)日前舉辦「架構日」(Architecture Day 2018)活動,除了於會中展示多樣基於10奈米系統,用於PC,數據中心和網路的解決方案之外,更於會中宣布未來將聚焦於六個工程領域的技術策略,分別為先進製程和封裝、加速AI和繪圖的新架構、超快速記憶體技術、高頻寬網路晶片互聯、嵌入式安全功能,以及統一/簡化編程;期能透過這些技術為更加多元化的運算時代奠定基礎,強化英特爾的創新及市場領導力度,並擴大潛在市場商機。

Intel核心與視覺計算高級副總裁Raja Kodur表示,運算技術在過去十年中發生了巨大的變化,數據生成的速度不停加快,因而可看見未來對於運算的龐大需求,使得這些運算架構快速發展並以指數的方式擴張。而該公司有著大膽的工程願景,期望在未來五年能夠在10毫秒內為每個人提供10 Petaflops的運算和10 PB的數據,而這六大工程領域技術將是實現此一目標的關鍵。

會中英特爾也說針對幾項亮點技術進行說明,首先是全新3D封裝技術「Foveros」。繼2018年推出嵌入式多晶片互連橋接(EMIB)2D封裝技術後,英特爾也於今年發布名為「Foveros」的全新3D封裝技術,其具備3D堆疊的優勢,可實現邏輯對邏輯(Logic-on-logic)的整合。

據悉,Foveros可將晶片堆疊從傳統的被動矽中介層(Passive Interposer)和堆疊記憶體擴展到高效能邏輯,如CPU、繪圖和AI處理器,為結合高效能、高密度和低功耗晶片製程技術的裝置和系統奠定基礎。

同時由於設計人員希望能在新的裝置設計中混合和匹配(Mix and Match)技術IP模組與各種記憶體及I/O元件,因此該技術提供更大的彈性,允許將產品分解成更小的「小晶片」(Chiplet);I/O,SRAM和電源傳輸電路等可建置於底層晶片(Base Die)中,高效能邏輯晶片則堆疊其上。英特爾預計將於2019年下半年使用Foveros技術推出一系列產品。

此外,英特爾也展示了次世代CPU微架構「Sunny Cove」。該架構可提高一般運算任務的單一時脈效能和功耗效率,包含加速AI和加密等特殊用途運算任務的新功能;且可以減少延遲並促進高流量,提供更大的平行運作能力,進一步改善從遊戲到媒體到資料導向應用程式等領域的體驗。Sunny Cove將成為2019年稍晚推出的伺服器Xeon及PC客戶端Core處理器的基礎。

值得一提的是,英特爾也於會中宣布推出全新Gen11整合式繪圖晶片,配備64個增強型執行單元,浮點運算性能超過1 TFLOPS,並採用最新媒體編碼器和解碼器。英特爾也於會中重申將在2020年前推出首款獨立繪圖晶片的計畫,並表示從2019年開始,以10奈米為基礎的處理器將採用新的整合式繪圖晶片。

除了上述之外,英特爾也於活動上說明Optane技術進展、新的One API軟體以及深度學習參考堆疊等內容。Raja Kodur指出,運算需求的不停成長,使得該公司有機會以前所未有的方式進行改變,隨著我們為客戶,邊緣和雲運算環境推動一波又一波的創新,累積了各種差異化的技術,未來將能夠在這六大領域中持續發揮作用,為各種創新應用奠定基礎。

研討會專區
熱門文章