PCIe傳輸提升標準也更嚴苛 Gen 4.0時脈抖動量測更顯重要 - 技術頻道 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:SiC | 機器視覺 | GaN | 5G | 自駕車

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

PCIe傳輸提升標準也更嚴苛 Gen 4.0時脈抖動量測更顯重要

文‧芯科科技 發布日期:2019/03/21 關鍵字:PCIe Gen 4.0 Clock Jitter DSO DUT

隨著資料傳輸速率的提升,相關標準也變得越加嚴苛。PCI-Express標準亦呈現了此趨勢,從PCIe Gen3.1的抖動(Jitter)要求為1.0ps RMS開始,到PCIe Gen 4.0時,其抖動要求已降為0.5ps RMS。本應用即將討論在時域(Time Domain)中量測PCIe Gen 4.0時所發生的問題及因應之道。遵循應用說明中建議的方法執行,將可獲得準確的時域結果。本應用的原理可應用於大多數時脈式時序解決方案的時域抖動量測,包括PCIe Gen1/2/3量測。

相較於先前的Gen 3.1所要求的1.0ps RMS,PCIe Gen 4.0對於時間抖動的要求是更具挑戰性的0.5ps RMS。這種嚴格的抖動要求,須同時提升PCIe時脈源效能並減少測試設備的抖動量。但可能無法改善測試設備,而在這種情況下,即須確定示波器的抖動,然後從數學方法上著手,進而產生校正和準確的待測裝置(DUT)量測值。

然而,即使是最佳品質的示波器也會為量測結果加入過多的抖動,因此本應用說明中將介紹第二種方法,即確定示波器抖動並從量測結果中扣除,以盡可能得到準確值。

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
研討會專區
熱門文章