高效時序感知方案相挺 先進製程變異處理更輕易 - 技術頻道 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:GaN | 5G | USB PD | 自駕車 | 藍牙5

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

高效時序感知方案相挺 先進製程變異處理更輕易

文‧ANSYS 發布日期:2019/09/12

模擬工具業者改用Path FX技術取代SPICE模擬,不僅具備高準確率,還可加快晶片設計、驗證時程。

多年來,電子產業早就意識到,元件和系統設計驗證會占用整個設計時間的絕大部分。現在當開始邁入超深次微米的時代之後,亦開始瞭解,相關驗證正在演變成一大問題。對縮小元件的技術而言,難度最高的是和電壓、製程以及晶片老化有關的變異;這些可能導致短期或長期產品問題,到最後造成設計團隊的困擾。

考量製程和製造過程產生變異的影響。長期下來,元件尺寸(Feature Size)已大幅縮小。就7奈米而言,約30個矽原子就能構成一個電晶體,任何製造缺陷都會影響電晶體的行為。此外,電介質層(Dielectric Layer)僅有一到兩層分子厚度。現在的FinFET約有10個參雜原子(Dopant Atom),因此在製造後第8或第11個原子可能造成電晶體的行為差異。在這些嚴格的物理限制下,可能難以達成完美的製造。

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
研討會專區
熱門文章