成立於2016年的中國長鑫存儲(Changxin Memory Technologies)，先前稱合肥長鑫與福建晉華、長江存儲為「中國製造2025」的三大記憶體國家隊。該公司日前正式宣布，首款自主設計DRAM(動態隨機存取記憶體)晶片2019年底預計開始逐步量產，透過重新設計DRAM架構，盡量減少美國技術使用，同時首度公開談論其技術內涵，希望有效降低技術侵權疑慮。
據了解，長鑫在合肥DRAM廠已投資約80億美元，計畫在年底量產，最初每月預計生產約1萬片晶圓，相較目前全球每月生產130萬片晶圓，上述數字僅如滄海之一粟，但對還沒有本土自製DRAM晶片的中國來說，卻不啻是項重大突破。2018年全球DRAM市場規模達996.5億美元，三星電子、SK Hynix、美光等三大廠掌控了95%市場。
長鑫表示其DRAM設計來自德國晶片商英飛凌旗下2009年破產的DRAM廠奇夢達(Qimonda)，長鑫存儲副總裁、未來技術評估實驗室負責人平爾萱表示，該公司已經把原本奇夢達的46奈米製程 DRAM提升到10奈米，也開始在極紫外光(EUV)、高介電常數金屬閘極(High-k Metal Gate, HKMG)和環繞閘極(Gate All Around, GAA)等新技術的研發。奇夢達曾提出埋入式電柵三極體技術，利用空間將三極體的性能提升，這種提升隨著線寬的減少越來越被需要。從堆疊式架構的發展歷史以及展望將來的發展趨勢就可以發現，現在DRAM沿用密集排布電容及埋入式電柵三極體，甚至未來3~5代DRAM應該都會延續類似架構。
DRAM是基於電容儲存電荷為原理的緊密鋪排的陣列，這個陣列透過一系列外圍電路管理以讀寫裡面儲存的資料。平爾萱說，與過往相比，今天一個面積小於指甲的DRAM晶片可容納80億儲存單元，而8個儲存單元可以代表一個字母，因此一個晶片可能儲存10億個字母。而這些數據可以6Gb/sec 的速度，在幾秒內完成讀寫。DRAM技術在發明之後的幾十年里，經歷了從早期簡單的平面結構，變化成為立體溝槽式電容及堆疊式電容的架構，為了爭取更多的電路表面積，演變出向上和向下兩種技術發展路線，而最終以堆疊式架構勝出。
原因是溝槽式架構面臨幾個技術瓶頸：其一是溝槽式只限於單面表面積，堆疊式可用雙面表面積，溝槽式架構很快就達到了刻蝕深寬比極限；其二是高介電質材料的應用受到溝槽式中高溫製程的限制。展望未來，平爾萱認為，DRAM是有極限的，透過技術改進，可以延後物理性能的限制，如導入 EUV微影技術及HKMG三極體以縮小線寬及加強外圍電路性能。EUV是繼193奈米 Immersion Scanner後又一個曝光技術革命，EUV主要是針對陣列，但外圍線路的增強及微縮也是近來DRAM技術發展的另一個機會。另外，由於DRAM製程中有電容這一段，因此HGMG製程的選擇需與電容製程匹配，透過導入HKMG，不但可以推動儲存密度進一步提高，連接埠速度也同步獲得了提升。
