迎向Chiplet新時代 先進封裝模糊前後段界線 - 市場話題 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:SiC | 機器視覺 | GaN | 5G | 自駕車

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

迎向Chiplet新時代 先進封裝模糊前後段界線

文‧黃繼寬 發布日期:2019/10/21 關鍵字:台積電InFOCoWoSEDA聯發科

人工智慧(AI)與5G將成為推動半導體未來十年成長的重要動能,但在前段製程微縮越來越困難,以及某些功能,先天就不宜使用太細微的電路實現的情況下,將一顆SoC設計切割成不同小晶片(Chiplet),再用先進封裝技術提供的高密度互聯將多顆Chiplet包在同一個封裝體內,將是未來的發展趨勢。

在AI浪潮席捲下,為了提供更高的運算效能,處理器核心數量,以及其所搭配的快取記憶體容量、I/O數量都呈現指數型暴增。這些情況使得IC設計者即便使用最先進製程,也很難把晶片尺寸變得更小。

不僅如此,如果按照傳統設計方法,晶片面積還越來越大,在某些極端狀況下,甚至還出現一片12吋晶圓只能生產十多顆,甚至不到十顆晶片的情況。如果再把良率因素考慮進去,採用這種設計方法製造出來的晶片,單顆成本恐將突破新台幣100萬元。這顯然不是晶片設計者跟客戶能夠接受的。

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
研討會專區
熱門文章