IC設計在雲端 Astera Labs挑戰全新運作模式 - 熱門新聞 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:SiC | 機器視覺 | GaN | 5G | 自駕車

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

IC設計在雲端 Astera Labs挑戰全新運作模式

文‧黃繼寬 發布日期:2019/11/04 關鍵字:EDAAWS新思科技PCIe Gen4PCIe Gen5

在現代化的IC設計流程中,晶片設計其實是靠伺服器的運算能力堆出來的。如果IC設計公司本身自建的伺服器機房無法提供充裕的運算能力,在進行設計模擬、驗證的時候,會耗費很多時間。但IC設計所需要的IT投資金額十分龐大,別說資源有限的新創公司往往沒有足夠的運算能力,就連許多IC設計大廠也常感到頭疼。為此,新創公司Astera Labs大膽嘗試了完全在雲端進行晶片設計的新做法,並成功完成自家的晶片設計。

對IC設計團隊而言,由於公司自建伺服器的運算能力有限,因此每當產品開發進入中後期,需要頻繁進行模擬、除錯、驗證,提高設計成功率時,常會遇到排程塞車或是公司的伺服器運算能力不允許進行完整模擬驗證的情況。但對於公司的資訊主管來說,因為IC設計對運算能力的需求尖峰期很短,如果只為了短短幾天或幾周的尖峰期需求,就大手筆投資IT基礎建設,會面臨設備利用率偏低的問題。

因為這是整個IC設計產業共同面臨的問題,所以許多電子設計自動化(EDA)工具業者都開始與雲端服務供應商合作,推出以用量計價加上短期授權的新商業模式,希望用更彈性的方法來滿足IC設計公司的尖峰需求。不過,由於IC設計產業對營業秘密外流一直有很高的疑慮,因此這種做法還在推廣階段。

但對新創公司來說,這種全新的雲端設計流程可說是一大福音。專注在高速串列/解串列(SERDES)晶片設計的Astera Labs,就利用這種作法,在公司完全沒有自建伺服器的情況下,完成了PCIe Gen4/Gen5重定時器(Retimer)的設計。

Astera Labs業務長Sanjay Gajendra(圖)表示,由於PCIe Gen4/Gen5的速度非常快,因此其訊號傳輸距離也變得極短。為延長訊號傳輸距離,除了使用高速PCB板材之外,在訊號路徑上添加主動元件,將訊號重新整理後再傳輸到目的地,也是一個可行的辦法,而且這種做法往往比採用昂貴的高速板材或同軸電纜來得更具成本優勢。

Astera Labs業務長Sanjay Gajendra表示,該公司已成功在雲端上完成整個IC設計流程,成為業界創舉。

這裡所指的主動元件,就是Astera Labs目前的主力產品--Retimer。Retimer跟一般常見的訊號放大器(Amp)不同,放大器不具備訊號清理功能,只會把收到的訊號放大後再傳輸出去,這意味著放大器輸出的訊號,其實是耦合了各種雜訊後的PCIe訊號。Retimer則是帶有數位訊號處理(DSP)能力的高速串列/解串列(SERDES)晶片,即便收到的PCIe訊號已經與雜訊耦合,Retimer還是能藉由DSP功能重建乾淨的PCIe訊號,並發送該訊號的副本到目的地。

換言之,Retimer其實是相當複雜的電路設計,如果要靠自有伺服器來完成設計模擬跟驗證,其IT相關投資跟EDA工具授權費會非常驚人。但Astera Labs在亞馬遜AWS及新思科技(Synopsys)的協助下,成功地在雲端上完成此一晶片的設計工作,並已在台積電投片量產。

在公有雲上完成整個IC設計流程,是業界的一大創舉。會不會產生示範效應,進而讓更多IC設計業者也開始採用類似的運作方法,值得密切觀察。
 

研討會專區
熱門文章