SERDES功耗天險難克服 矽光子準備接棒 - 熱門新聞 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:SiC | 機器視覺 | GaN | 5G | 自駕車

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

SERDES功耗天險難克服 矽光子準備接棒

文‧黃繼寬 發布日期:2019/11/18 關鍵字:Silicon Photonic聯發科光通訊SOIPAM4

日前聯發科宣布推出經過7奈米FinFET製程驗證的112G遠程串列/解串列器(SERDES)矽智財(IP),為該公司在特殊應用晶片(ASIC)產品陣線再添生力軍。不過,由於以銅為傳輸媒介的訊號損失太大,連帶造成112G SERDES的功耗跟傳輸距離,都會在應用面遇到許多考驗。業界普遍認為,112G將是傳統SERDES技術的終點。若要進一步提高SERDES的傳輸頻寬,必然要轉向矽光子(Silicon Photonics)。

聯發科本次推出的112G SERDES矽智財,鎖定的應用是企業級網路與超大規模數據中心所使用的ASIC。由於AI、大數據分析的需求不斷增加,通訊晶片與各類加速器晶片所需處理的資料量都跟著暴增,加上5G即將邁入起飛期,未來資料中心所需處理的資料量,將只增不減。在此情況下,許多雲端服務供應商都已經開始在資料中心內逐漸導入400G乙太網,並計畫在未來兩到三年內再將頻寬拉高到800G。而頻寬達到112G的高速SERDES,則是實現800G乙太網不可或缺的關鍵技術。因此,可以預期的是,市場對112G SERDES方案的需求,在未來幾年內將出現明顯成長。

聯發科技的112G遠程SERDES是基於高性能訊號處理(DSP)的解決方案,同時支援PAM4和NRZ信令,適用於惡劣環境與嘈雜的應用場景。該晶片可用於短、中、長距離的應用(VSR 、MR和LR),並針對每個應用場景進行功率優化。由於採用最新的7奈米製程技術,在性能、功耗及晶粒尺寸都具有一流的競爭力。此外,112G遠程SERDES支援多種 IEEE 標準的速度,包括1/10/25/50/100G和 FC16/FC32/FC64。聯發科技最新的ASIC方案提供了強大的診斷與測試功能,包括不干擾主資料路徑的內置資料監控器,以及對內建自我測試和電子迴路的支援。

然而,隨著1.6T乙太網標準已經出現在IEEE的發展路線圖上,許多研究機構跟晶片大廠,甚至是網通設備廠,都已經開始投入大量資源研發矽光子(Silicon Photonic)傳輸技術。因為現有的SERDES技術如果要再把頻寬往上拉高,功耗將會超過功率預算的上限,且傳輸距離也會變得太短,難以滿足應用需求。在晶片業者方面,賽靈思(Xilinx)已經明確宣示,112G將是現有SERDES技術的終點,未來該公司的研發方向將轉向矽光子。此外,英特爾在矽光子上的投入,也已經逐漸進入開花結果的階段。

更引人注目的是,網通設備大廠思科(Cisco)也已經連續購併了Luxtera與Acacia等矽光子領域的領導廠商,替未來的市場需求預做準備。Luxtera的矽光子技術主要應用在晶片對晶片通訊,Acacia的矽光子技術則是鎖定更長距離的傳輸應用。

工研院電光所林建中組長表示,由於目前速度最快的SERDES技術已把銅材料可以支撐的頻寬榨乾殆盡,加上功耗、傳輸距離等實際應用面上需要考量的因素。我們幾乎可以斷言,除非改用金、銀等導電性更好的材料,否則基於電氣訊號的SERDES,將很難再繼續走下去。在這個情況下,矽光子技術接棒,只是時間早晚的問題。工研院目前在矽光子的研發上,也已經有許多成果,主要是集中在矽光子晶片的自動化測試上。科技部針對矽光子技術,也已制定矽光子積體電路專案計畫進行基礎研究。其中,與高速通訊直接相關的1.6T矽光子光收發模組研究計畫,是由高雄科大的施天從教授擔任計畫主持人。

事實上,許多PCB業者也已經看到這個趨勢,開始投入內嵌波導材料的高速PCB技術研發。但目前這種PCB的價格遠比傳統PCB高出一大截,形成應用普及上的障礙。倘若此技術更加成熟,帶動價格下滑,將有機會成為矽光子技術的理想配套。

矽光子技術是一種基於半導體製程的光電技術,藉由半導體微影技術,將光源、鏡片等光學元件以及光接收器等光電元件縮小到數十至數百微米尺度,從而讓開發者得以在晶片上將其整合。不過,由於矽光子晶片需要比較好的光學特性,因此絕大多數都是採用絕緣層上覆矽(SOI)製程,而非標準CMOS製程,這使得矽光子晶片跟邏輯晶片必須進一步靠先進封裝技術來實現異質整合。

研討會專區
熱門文章