新思推3DIC Compiler平台加速多晶粒系統整合 - 產業動態 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:電源模組 | SiC | 機器視覺 | GaN | 5G

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

新思推3DIC Compiler平台加速多晶粒系統整合

發布日期:2020/05/26 關鍵字:新思Synopsys多晶粒架構探索

新思科技(Synopsys)近日推出3DIC Compiler平台,可在單一封裝中實現複雜的2.5D和3D多晶粒系統(Multi-die System)的設計與整合。該平台提供全面性的整合、高效且易於使用的環境,透過單一解決方案提供架構探索(Architectural Exploration)、設計、實作與簽核,同時達到訊號、功耗與熱完整性(Thermal Integrity)的最佳化。透過3DIC Compiler,IC設計與封裝團隊可達到良好的多晶粒整合與協同設計(Co-design)水準,並實現更快速的收斂。

三星電子(Samsung)設計平台開發部執行副總裁Jaehong Park表示,透過與新思科技的合作,可以為共同客戶提供適用於高階網路和高效能運算應用的先進多晶粒封裝解決方案。新思科技的3DIC Compiler整合型平台,顛覆先進多晶粒封裝的設計方式,因為它能為 2.5D/3D 多晶粒解決方案提供整體的設計工作流程。

隨著對矽晶可擴展性(Scalability)和新系統架構的需求不斷增加,2.5D和3D多晶粒的整合已成為符合系統層級效能、功耗、面積與成本要求的首要條件。越來越多的因素促使系統設計團隊利用多晶粒整合來因應人工智慧和高效能運算等新型應用,而這些應用也促進封裝解決方案將高頻寬或低延遲(low-latency)記憶體相結合的新型封裝架構,如小晶片(Chiplet)和堆疊式晶片(Stacked-die)整合其中。

隨著2.5D和3D IC的問世,IC封裝的需求條件也越來越類似IC設計的需求條件,例如像是具有數十萬個晶粒間互連(Inter-die Interconnect)的類SoC規模(SoC-like Scale)。傳統的IC封裝工具與現有的IC設計工具通常很鬆散地整合在一起,然而,傳統工具的可擴張展性根本上受限於數據模型,且隨著近來複雜3D架構設計的要求而不敷使用。此外,由於沒有交集的工具加上整合鬆散的流程,使得3DIC設計時程總是不可預測、漫長且時常無法收斂。

新思科技的3DIC Compiler以IC設計數據模型為基礎,透過更現代的3DIC結構實現容量和效能的可擴展性。3DIC Compiler提供了涵蓋規畫、架構探索、設計、實作、分析與簽核的單一環境。另外,還針對所有檢視(Views)包括架構、規畫、設計、實作、分析和簽核等),提供360度3D檢視、交叉探測(Cross Probing)等獨特且易於使用的視覺化功能,為IC 封裝的可用性(Usability)樹立了新標準。

新思科技與多物理場模擬(Multi-physics Simulation)領域的廠商安矽思(Ansys)公司合作,將安矽思具備通過矽晶驗證分析能力的RedHawk系列產品與3DIC Compiler整合。RedHawk 能產生高度精確的訊號、熱和功耗數據,而這些數據能與3DIC Compiler緊密整合,用於封裝設計。與分散的解決方案相比,RedHawk 和新思科技 3DIC Compiler之間的自動反向演繹(Back-annotation),能以較少的迭代(Iteration)次數實現更快速的收斂。

安矽思副總裁暨總經理John Lee表示,在多晶片的環境中,單獨針對個別晶粒進行功耗與熱的分析已經不夠,整個系統必須一起分析才行。該公司的產品與具備多晶粒設計環境的3DIC Compiler整合後,設計人員更能實現整體系統解決方案的最佳化,以達到訊號完整性、功耗完整性和熱完整性,同時在簽核過程中實現更快的收斂速度。

新思科技設計事業群資深副總裁Charles Matar表示,該公司與主要客戶以及晶圓代工廠密切合作所開發出的3DIC Compiler,將會帶來 3DIC 設計的新紀元。該產品提供了一套具備SoC 規模(SoC-scale)的完整整合技術,能提供多晶粒整合無可比擬的系統層級整合性因應措施,用以因應當今極其複雜的尖端設計,而這也讓客戶能在封裝設計上進行創新,並為異質系統架構提供解決方案。

研討會專區
主題式電子報
熱門文章