克服SMT黏著問題 先進封裝晶片翹曲挑戰有解 - 技術頻道 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:電源模組 | SiC | 機器視覺 | GaN | 5G

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

克服SMT黏著問題 先進封裝晶片翹曲挑戰有解

發布日期:2020/06/07 關鍵字:IoTAIHPCDOE翹曲錫球PCB

因應物聯網(IoT)、人工智慧(AI)、自動駕駛的應用需求,快速傳輸以及處理大量數據的技術已是現在發展的趨勢,當高效能運算(High Performance Computing, HPC)成為製程技術研發的重點,在設計以及封裝複雜度只增不減的狀況下,先進封裝技術將成為輔助摩爾定律延壽的最大助力。包括晶圓代工廠(Fabs)的台積電的InFO/CoWoS;IDM廠英特爾(Intel)的EMIB;封裝測試廠(OSATs)日月光的FoCoS、矽品的SLIT、艾克爾SWIFT/SLIM都是當今非常火紅的技術。

先進封裝最大挑戰來自於異質整合晶片內含多種材質,堆疊複雜容易導致翹曲(Warpage)。此外隨著線寬/線距的縮小,翹曲的程度易導致表面黏著技術(SMT)過程異常,甚至影響後續板階可靠度(Board Level Reliability)結果(圖1)。除了晶片元件本身會發生翹曲外,晶片透過表面黏著技術結合到電路板時,因晶片與電路板CTE不同,翹曲的狀況就會加劇。而當翹曲超過一定的幅度,就會造成SMT的焊接品質不良,也影響後續的可靠度測試結果。如何妥善安排這些溫度特性不同的材料依序堆疊,在加熱與散熱時不會互相影響,是相當嚴苛的技術挑戰。

由於IC黏著在模擬PCB上的品質好壞,將直接影響到產品壽命判斷精準度,因此表面黏著製程在其中扮演重要角色。而品質好壞的關鍵因素包括錫膏特性、印刷條件設定(如脫模間距、脫模時間、印刷速度)、置件精準度、鋼板選擇。

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
研討會專區
熱門文章