英特爾架構日展示火力 製程/封裝技術還有壓箱寶 - 熱門新聞 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:電源模組 | SiC | 機器視覺 | GaN | 5G

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

英特爾架構日展示火力 製程/封裝技術還有壓箱寶

文‧黃繼寬 發布日期:2020/08/17 關鍵字:IntelSuperFinSuperMIMCo-EMIBODIAIB

英特爾(Intel)日前在該公司的財報會議上宣布,其7奈米製程的量產時間將往後推到2022年,引起業界熱烈討論,甚至有許多評論認為,英特爾多年來引以為傲的製程技術,已經不再具有領先地位。但在暌違18個月後,該公司再度舉行了英特爾架構日活動,對外說明英特爾未來的技術跟產品發展路線圖,並發表了SuperFin、SuperMIM、混和接合(Hybrid Bond)、ODI等新技術的進展。顯然英特爾的製造部門還有許多壓箱寶,在可預期的未來,該公司內部自行研發的半導體製程,仍會是英特爾面對市場競爭的主要武器。

在英特爾架構日2020活動上,英特爾首席架構師Raja Koduri、英特爾院士及其架構師團隊,詳細介紹了英特爾在科技六大創新支柱--製程/封裝、XPU架構、記憶體、互聯、安全與軟體上所取得的進展。

SuperFin同步提升電晶體/電容器效能
在前段製程方面,英特爾揭示其10奈米SuperFin技術,並稱其為公司歷史上最大的單一節點內升級功能,可提供等同於轉換至全新製程節點技術的效能改進。在14奈米節點,英特爾的製程技術總共歷經了四次改版,使用其最新一版的14奈米製程(14nm++++)的處理器,效能已經比最初版本的14奈米處理器提高21%。而隨著SuperFin電晶體導入,英特爾10奈米製程的電晶體效能,將可一口氣提高近20%,且未來SuperFin還有持續進步的空間,可以為晶片帶來更多效能。

英特爾院士Ruth Brain表示,SuperFin其實涉及了兩個層面,一是電晶體源極/汲極結構的改良,二則是在電容器上使用了新的High-K材料,將容值提高五倍。

在電晶體方面,SuperFin改良了源極/汲極的磊晶生長,從而提升應力並減小電阻,以允許更多電流通過通道,此外,柵極製程也有所改進,提高了通道遷移率,使電荷載子可以更快速地移動。此外,SuperFin還提供額外的柵極間距選項,可為需要極致效能的特定晶片功能提供更高的驅動電流。最後,SuperFin採用了新型薄阻障層,將通孔電阻降低30%,使電晶體互連效能的效能得以提升。

SuperFin結構示意圖

在電容器的突破方面,英特爾將使用了新High-K材料的電容命名為Super MIM,與業界標準相比,Super MIM電容可在相同的面積條件下,提供5倍的容值,從而降低電壓驟降情況,並顯著提高產品效能。該技術由一種新型High-K介電材料所實現,該材料堆疊在厚度僅為數埃米的超薄層中,形成重複的超晶格結構。這是一項業界首創的技術,領先其他製造商的現有製程能力。

SuperMIM示意圖

Co-EMIB/ODI封裝為Chiplet時代超前部署
至於在先進封裝方面,英特爾資深首席工程師Ramune Nagisetty表示,該公司所發明的EMIB跟Foveros技術,已經應用在許多晶片產品上,在此基礎上,英特爾將以繼續縮小封裝的bump pitch、提高bump密度為目標,讓先進封裝得以支援更多I/O。目前EMIB與Foveros的bump pitch分別可達55~36微米及50~25微米,未來的目標是要將bump pitch縮小到10微米以下。混和接合技術將是實現此一目標的關鍵技術,目前英特爾已經完成該技術的試產。

而為了實現更複雜的封裝,滿足未來Chiplet的需要,英特爾的封裝團隊正在發展Co-EMIB與Omni-Directional Interconnect(ODI)等新的封裝技術。Co-EMIB是一種混和了2D封裝與3D封裝的技術,利用EMIB將多個已經完成堆疊封裝的晶片模組串接起來,再安置於同一個基板上,這會使英特爾得以實現更大型、更複雜的多晶片模組整合,而且也讓晶片設計人員可以更自由地將晶片切割成Chiplet,提高設計的靈活性,亦有助於加快產品上市跟提高良率。

Co-EMIB讓封裝設計人員得以實現更複雜的封裝結構

ODI也是一種有助於提高設計自由度的封裝技術,也可以視為TSV概念的變形運用。TSV是以晶片上的垂直穿孔作為互聯的通道,因此隨著TSV的數量增加,晶片設計人員必須預留更多晶片面積給這些穿孔,其實是相當大的浪費。而且在進行3D堆疊時,面積比較大的晶片一定要在下層,否則整個堆疊的結構容易不穩定。ODI則是反其道而行,藉由在晶片外面的金屬柱來實現晶片與基板的互聯,這不僅可以節省TSV占用的空間,同時也可以實現上大下小的堆疊結構,讓封裝設計者有更多的彈性。

此外,因為金屬柱直接與基板互聯,因此基板可以透過金屬柱直接對上層晶片供電,或在基板與晶片間,搭建起頻寬更高的互聯線路,這些優勢都可以讓封裝設計者有更多揮灑創意的空間。

Foveros與ODI比較圖

不管是Co-EMIB或ODI,其實都是在為日後Chiplet的整合需求預做準備。隨著先進製程的線寬越來越細,很多晶片已經不適合再使用最先進的製程製造,已經是不爭的事實,例如記憶體、類比、射頻晶片所使用的電晶體,跟邏輯晶片的電晶體,在結構跟尺寸上就有很大的差異,與其硬要把不同種類的電晶體實作在同一顆晶片上,不如各自用最適合的製程技術分開生產,形成所謂的Chiplet,再藉由先進封裝技術把Chiplet整合在同一個封裝內。

要實現Chiplet,需要有兩根支柱,其一是實現實體互連的各種先進封裝技術,另一個則是Chiplet互聯的介面標準。在介面標準方面,英特爾正在大力推廣先進介面匯流排(AIB)標準,希望讓Die與Die之間的介面得以標準化。Nagisetty表示,介面的標準化是非常關鍵的,在幾十年前,英特爾與其他合作夥伴,共同把PC主機板上的各種介面標準化,例如連接記憶體的DDR、連接GPU或其他周邊的PCI/PCIe,才創造出今天的PC生態系統。同樣的,Chiplet要普及,介面標準化的工作也是不可或缺的。

英特爾力推AIB標準,以統一Die與Die之間的互聯介面

在Chiplet介面標準化方面,英特爾已加入CHIPS聯盟(CHIPS Aliance),並將AIB標準與聯盟成員分享。此一標準目前已進展到2.0版本,並且是完全開放、免權利金的標準,相關說明文件與AIB產生器等工具,都可以在Github上下載。
 

研討會專區
主題式電子報
熱門文章