格羅方德/Mentor合作推出ML晶片設計驗證方案 - 熱門新聞 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:電源模組 | SiC | 機器視覺 | GaN | 5G

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

格羅方德/Mentor合作推出ML晶片設計驗證方案

文‧吳心予 發布日期:2020/09/30 關鍵字:格羅方德MentorMLDFM

格羅方德日前在年度全球技術大會(GTC)上發表新款可製造性設計(DFM)套件,該產品在機器學習(ML)功能的協助下,性能大幅提升。這款ML增強型DFM解決方案,由格羅方德與西門子旗下的明導(Mentor)共同開發,並透過Mentor的Calibre nmDRC平台打造,為客戶提供更有效的設計和開發體驗,以縮短交貨時間為終極目標。

格羅方德日前在GTC上發表DFM套件 圖片來源:羅德方格

在格羅方德推出差異化的12LP+半導體解決方案後,新款ML增強型DFM套件可謂其製程設計套件(PDK)的更新版。12LP+建立在具備完整生產生態系統的平台上,針對AI培訓和推理應用進行最佳化,目前已準備在美國紐約州馬爾他的晶圓8廠(Fab 8)進入生產階段。

自2009年成立以來,格羅方德率先開發出一套名為DRC+的DFM檢查平台,該平台結合了電子設計自動化(EDA)軟體的各類模式配對工具,並搭配良率減損器模式庫(Proprietary Library of Yield Detractor Patterns)。DRC+能讓晶片設計工程師預先偵測出早期設計中的瑕疪模式或熱點,避免潛在的製造缺陷。

格羅方德與明導合作將格羅方德開發的ML模型整合到DRC+中,藉此增強DRC +的識別能力,偵測出前所未見的新熱點模式並改善產能。拜格羅方德於製造過程中所蒐集的矽數據所賜,新款ML增強型DFM套件經訓練後已通過驗證,足以讓晶片設計工程師在設計初期發現並緩解潛在問題時更加順利。對於致力成功原型設計和規模製造的設計工程師而言,在開發階段找出並解決這些熱點問題至關重要。

格羅方德的12LP+ 專為滿足快速增長的AI市場特定需求所設計,可針對性能、功率和面積效率等方面提供最佳組合。幕後新功臣則包括更新後的標準元件庫、用於2.5D封裝的中介層,以及低功耗的0.5V Vmin SRAM位單元,以支援AI處理器和記憶體之間的低延遲和低功耗數據往返。

12LP+平台以格羅方德14nm/12LP平台為基礎,目前已出貨超過一百萬片晶圓。12LP+平台的性能之所以超越12LP,在於將SoC級邏輯性能提高20%,以及邏輯區域縮放方面提高10%。而這些進步的實現,可歸功於12LP+平台的下一代標準單元庫,因其具備性能驅動的面積最佳化組件、單一Fin單元、新款低電壓SRAM位單元,以及改良後的類布局設計規則。

研討會專區
主題式電子報
熱門文章