Astera Labs PCIe 5.0/CXL技術助新一代雲端連接

2022 年 04 月 14 日

Astera Labs宣布其適用於PCI Express (PCIe)5.0和Compute Express Link(CXL)2.0的Aries Smart Retimer現已進入量產階段。首批上市的Aries Smart Retimer產品組合成功完成與主要產業合作夥伴的嚴格互通性測試,涵蓋各種PCIe 5.0處理器、FPGA、加速運算、GPU、網路、儲存和交換器SoC,為廣泛部署於企業資料中心和雲端打下基礎。

Astera Labs執行長Jitendra Mohan表示,為了滿足新一代伺服器在雲端執行智慧工作負載的高速連接要求,PCIe 5.0和CXL技術是解決此問題的關鍵構建。Aries Smart Retimer能進入量產並成功完成跨廠商的互通性測試,意味著其能順暢移轉到更高頻寬互連,執行專用的群集管理功能。

 

Aries PCIe 5.0和CXL 2.0 Smart Retimer克服訊號完整性問題,可實現32Gbps、低於10ns的延遲並內建群集管理,更具備對大規模企業和雲端伺服器部署至關重要的深度診斷功能。

 

NVIDIA硬體工程產品部資深副總裁Brian Kelleher表示,現今的工作負載最佳化基礎架構不僅需要高頻寬、低延遲的PCIe 5.0和CXL互連,也需要在日益複雜的伺服器拓撲結構中實現與所有元件間的強大互通性。能與頂尖的生態系統合作夥伴Astera Labs合作,並採用其Aries Smart Retimer解決方案,是確保大規模無縫部署我們先進AI平台的關鍵。

Astera Labs Cloud-Scale Interop Lab提供嚴格的測試,在Aries Smart Retimer與PCIe/CXL根複合體和端點的大量取樣之間建立強大的互通性,讓客戶能從容地進行設計並減少整體開發時間和精力。

標籤
相關文章

Astera Labs推專用解決方案突破資料中心連接障礙

2021 年 03 月 24 日

安捷倫推出雙通道PCIe數位轉換器

2013 年 10 月 07 日

安捷倫PCIe數位轉換器新增平均器功能

2014 年 06 月 13 日

萊迪思新FPGA最佳化汽車應用

2021 年 09 月 02 日

Astera Labs智慧連接技術突破資料運算瓶頸

2022 年 11 月 14 日

專訪Astera Labs商務長兼共同創辦人Sanjay Gajendra 智慧連接技術破解資料運算瓶頸

2022 年 12 月 17 日
前一篇
瑞薩推出64位元RISC-V CPU內核心RZ/通用MPU
下一篇
加強耕耘電子紙標籤市場 元太發表五色電子紙
最新文章

意法半導體STM32微控制器整合NPU加速器

2024 年 12 月 13 日

捷克全力扶植半導體 產業扶植政策連發

2024 年 12 月 13 日

愛德萬測試推出ACS Gemini開發者平台

2024 年 12 月 13 日

芝程推出生成式AI機器人結合體徵感測功能

2024 年 12 月 13 日

BV助大同獲台電60MW冬山儲能專案認證

2024 年 12 月 13 日