ARM與Cadence日前宣佈已推出收錄Encounter RTL 編譯器方案的ARM-Cadence Encounter Reference Methodology升級版。新方案為ARM 與Cadence的合作寫下里程碑，進一步展現雙方對提升矽元件設計方案的承諾，為採用ARM核心的夥伴廠商提供更高的矽元件品質(QoS)。
在130奈米以下的製程環境中，線路(wires）是影響效能最主要的因素。業者必須解決許多訊號完整性的問題才能順利進入試產階段。升級版的ARM-Cadence 參考方案以Cadence Encounter數位IC平台為基礎，提供ARM的夥伴廠商一套以線路為中心的整合型RTL-to-GDSII建置方案。
Encounter平台整合新一代以線路為中心的設計技術，配合RTL編譯器進行合成。Encounter協助客戶進行開發虛擬原型矽元件，NanoRoute可用來進行強化訊號完整性的線路配置，CeltIC與 VoltageStorm可用來進行訊號完整性的設計簽核(signoff)。升級版參考設計協助客戶改善QoS－一套量測矽元件線路配置後品質的新標準。
