創意電子(GUC)推出第二代16奈米高頻寬記憶體(HBM)實體層(PHY)與控制器(Controller)，採用已通過矽驗證的中介層(Interposer)設計與CoWoS(Chip on Wafer on Substrate)封裝。這個創新的超高容量記憶體解決方案，正是為了滿足人工智慧(AI)、深度學習(DL)及各種高效能運算(HPC)應用與日俱增的需求。
GUC資深研發副總梁景哲表示，在HBM研發上採用3D記憶體技術，相關的研發深度及衍生費用相當驚人，因此此次的發表別具意義，這是該公司首次將最新HBM實體層/控制器IP整合到SoC，透過GUC所設計的中介層來存取堆疊記憶體晶粒，然後以CoWoS 2.5D技術來完成封裝。該公司預期高速且低功耗的256Gbit/s HBM IP，將提供DRAM前所未有的效能，並提升高階運算工作的反應速度。
高頻寬記憶體(HBM)是運用在3D堆疊DRAM的高效能記憶體介面，通常與高效能圖形加速器或網路裝置結合使用，在2013年由JEDEC採用成為業界標準，而第二代HBM2也於2016年1月由JEDEC採用。
HBM2是使用在SoC設計上的下一代記憶體協定，可達到2Gbit/s單一針腳頻寬、最高1024支針腳(PIN)，總頻寬256Gbit/s。1024針腳的HBM2 PHY使用矽穿孔(through-silicon via)與8-Hi(8層)DDR晶片堆疊(Chip Stack)做連結，此設計需採用台積電的先進2.5D封裝技術CoWoS。CoWoS使用次微米等級矽晶介面(中介層)，將多個晶片整合到單一封裝內，能夠進一步提高效能、降低功耗，達到更小尺寸。
