ITRS在半導體產業具有重要之技術參考指標；該藍圖的工作小組於2004年底時，將先前推出近一年的舊版技術藍圖做了大幅度更新。本文將進一步分析此次更新的內容及其所代表之意涵，以協助讀者更明確地瞭解目前半導體技術上所關切議題，進而掌握整個半導體技術的主要資源走向。
ITRS(International Technology Roadmap for Semiconductors, 全球半導體技術藍圖)可說是半導體技術發展之標竿，乃由各地產學研之頂尖學者專家，共同針對未來半導體持續發展所需關注之議題與解決方法進行討論，並共同研議產生；自從在2003年推出新版技術藍圖後，迄今已歷經了一年多的時間；在此期間，許多當初所揭示的技術進程，有些已獲得更明確的技術走向，有的則有突破性進展，或遭遇難以克服的技術障礙，而須重新修正原先藍圖內的規劃。
日前該工作小組於東京所舉行的半導體技術藍圖發展會議中，針對2003年版ITRS內的技術走向進行檢討。最後的更新版中，針對藍圖內全部共219張技術表格，大幅更新了128張及新增4張表格，並修訂了藍圖中的12張圖；另針對藍圖中長達16年(2003～2019年)的技術規劃進行詳細資料補齊。此外，有鑑於進入奈米世代後，對於傳統半導體元件特性的考驗愈來愈嚴苛，為了持續維持產品對於元件性能的要求，除了開發新的元件結構外，新材料的導入亦為重要的一環；故在「研發中的元件結構」(Emerging Research Devices)一章中，新增了「新研發材料」(Emerging Research Material)一節，以求ITRS更能貼切地反應出半導體技術的發展脈動。
綜觀在整個2004年更新中，針對半導體製程技術發展議題，其環繞的主軸之一，便是如何在製程不斷微縮的過程中，針對所謂的「Red Brick Wall」(技術障壁)，訂出明確的技術發展方案來加以克服，其中的首要議題便是微影主流技術的確定。
目前採用193奈米波長光源的浸潤式微影技術，挾著可繼續沿用現今193奈米微影設備、節省設備商以及採用者大量研發及導入成本等優點，終於擊敗開發過程失誤連連的157奈米光源的乾式微影技術，正式成為ITRS中65奈米技術節點的主流微影技術。而這項由台積電所提出，進而造成全球微影技術大洗盤的浸潤式技術，更被視為未來具備繼續挑戰45奈米、甚至32/22奈米的實力，與EUV (Extreme Ultraviolet, 極紫外光)共同角逐深次奈米世代的主流微影技術(圖1)。
此外，針對2007年將達成的65奈米技術節點，目前在微影上的相關技術瓶頸亦相繼克服；不過如何持續攻克2010年的45奈米技術節點，則可能是微影技術下一個艱鉅的任務。其中CD(Critical Dimension)的控制以及LER(Line Edge Roughness)問題，被視為自90奈米以來每一個微影技術節點的關鍵瓶頸；可想而知的是，在技術節點逐漸朝向65奈米，甚至45奈米發展時，由於元件閘極愈來愈細，上述問題在元件閘極形成過程中，所造成的影響勢必更為明顯。未來如何在微影製程中，將CD控制在極微小的變異範圍內(3σ＜4奈米)並克服LER問題，以提供元件正確操作所需的閘極長度，將成為微影技術繼克服光源問題後，另一個更為艱鉅的挑戰。
在半導體技術微縮路線圖中，除了微影技術的挑戰外，另一項挑戰便是如何克服伴隨著傳統半導體元件微型化後，由於元件架構限制所導致的性能劣化問題，如元件漏電流的增加、對於雜訊的容忍度下降；以及如何進一步增加元件性能，如操作電壓的持續下降、加快元件操作速度等。
在此項議題上，針對元件的性能劣化問題所進行的討論中，藉由SOI(Silicon-on-Isolator)技術所製造出的元件品質，不管在漏電流的改善、雜訊的抵抗能力上，均具備相當優異的特性；在目前個人可攜式電子產品對於效能、穩定性及省電能力的要求愈來愈嚴格的今天，SOI可說是未來能同時滿足上述要求的製造技術。故全球半導體大廠在戮力研發更先進微縮技術的同時，均不敢輕忽SOI技術在先進半導體元件製造所具有的關鍵地位。而在市場需求驅使及研發資源競相投入下，SOI技術的普及速度已超乎當初ITRS 2003年版的時程預估；故目前在ITRS 2004 Update中，已將主流300mm晶圓的SOI技術先期導入時間，由原先所估計的2006年，大幅提前至2004年，以反映SOI技術在目前半導體技術進程中所受到的關注及具有的重要地位(圖2)。
另一方面，除SOI技術外，對於降低閘極漏電流及持續降低元件操作電壓以提升元件效能方面，在目前相繼採用一些增加載子遷移率的技術，如應變矽(Strained Silicon)後，預計現有的傳統閘極架構仍可沿用至65奈米節點；而新的閘極結構，如高介電係數(High-k)的閘絕緣層及金屬閘極(Metal Electrodes)等，預計將於45奈米節點時被廣泛使用於半導體製程上。
在ITRS 2004 Update中，另一個被談論的議題便是低介電係數(Low-k)材料的導入。由於晶片單位面積內的元件數目成倍數增加，可想而知，其所產生的複雜內連結結構及進而導致的RC延遲(RC Delay)，將成為晶片整體效能進一步提升的瓶頸。這包含由於過於微細的第一層銅導線其散射效應(Scattering)所伴隨的R(電阻)值上升；以及愈來愈多的金屬層數所造成的C(寄生電容)值增加。故此次更新中，在內連結技術藍圖部分，對於RC延遲的標準，特別新增明確的發展規劃。而在內連結架構導入銅製程後，未來持續降低RC延遲的努力，便落在積極發展低介電係數的金屬間絕緣層材質來降低C值。目前在ITRS 2004 Update的藍圖規劃中，Low-k材料的導入仍維持原先的規劃進度，在2010年前達到k值大約等於2.4的目標。
此外，在無線製程方面，RFCMOS挾著具備CMOS高集成特性及易於與現有CMOS製程整合等成本優勢下，已成為未來主流無線製程的不二選擇。而在CMOS元件的相關射頻特性逐漸改善下，預計採用RFCMOS製程的PA(Power Amplifiers)將於2006年，跨入對射頻特性要求最為嚴格的手機市場，並挾著成本優勢，迅速成為射頻元件的主要製程選擇。
展望未來，在CMOS元件的類比/射頻性能愈趨完善下，當初以CMOS為基礎所延伸出的特殊製程(如BiCMOS)，預計將於2007年一統，重新回歸CMOS製程本身(圖3)，成為未來發展SoC(System on a Chip, 系統單晶片)的完整製程平台。
最後，在生產製造方面，現有的12吋生產技術仍至少將維持至2010年，18吋(450mm)晶圓的導入時程初步預計為2011～2015年，而與其相關的技術規劃預計將於2005年陸續制訂。
綜觀整個ITRS 2004年的更新內容，在製程技術方面，可歸納成三大面向，一是在藉著主流微影技術確定、原先分歧的研發資源重新整合後，可想而知，微縮技術將會有更快速的進展；另一則針對元件特性，由於新型元件及新材料仍未能脫離研發階段，目前主要是以SOI、應變矽等技術，進行傳統半導體元件特性的持續改良。而在上述兩大面向的技術進展明確後，未來持續達成65奈米技術節點已不是夢想。最後則是晶片整體效能的提升，隨著RC延遲逐漸影響晶片效能，如何有效監控內連結的RC延遲並加以改善，已成為元件進入奈米世代以後，另一項不可迴避的議題。上述三項主軸，實可提供我國半導體業者關於整體半導體製程技術趨勢參考。
針對上述三項議題來檢視我國的半導體製造商的製程能力，首先在微縮技術方面，我國的半導體業者(尤指兩大晶圓代工業者：台積電與聯電)目前技術能力較ITRS的藍圖要求可說是不遑多讓；尤其躍居為全球先進微影主流技術的浸潤式微影，更可說是我國晶圓代工業者已在微縮技術上居領導地位的最佳實例。
另在元件改良技術上，由於此牽涉到對於半導體物理的深入了解與紮實的基礎研究；以我國業者長期習於由製造面切入，對於基礎元件的相關研發能量欠缺長期培育，在此領域的能力反顯得相對不足。不過在我國半導體領導業者積極延攬國外重量級學者專家、建立強大研發團隊下，相信在該領域的技術落差應能有效彌補。
最後在晶片整體效能的提升上，由於這方面的進展有極大部分取決於新材料的開發與導入進度；以我國晶圓代工業者台積電與聯電在全球半導體產業的地位與技術能力，已吸引了全球頂尖的半導體設備材料廠商積極與其合作，進行技術與材料研發，相信亦無可慮之處。
除了上述所歸納的三項製程技術外，另一個值得注意的現象則為RFCMOS技術的持續蓬勃。以RFCMOS製程所具備的低成本、高整合度特性，如能持續改善在射頻特性上的不足，未來勢必在消費性無線產品上扮演愈來愈吃重的角色。目前全球半導體大廠莫不將RFCMOS製程視為未來射頻元件的主流製程，並大力投入資源。我國晶圓代工業者台積電與聯電目前亦相繼推出0.13微米的RFCMOS製程。另一方面，RFCMOS快速發展，其背後的意義表示對於CMOS製程而言，最難跨入的射頻領域亦逐漸被攻克；而隨著CMOS的適用領域逐漸完整，所代表的是未來根基於CMOS技術，同時提供數位/類比/射頻解決方案的完整製程平台將漸趨成熟，進一步促使SoC技術及相關市場快速成長，並成為廣大消費性電子產品市場的唯一製程選擇；此發展趨勢值得我業者密切留意。
