JESD 204B介面助力 多重ADC訊號取樣同步化達陣

作者: Ian Beavers
2013 年 07 月 29 日
對系統設計者來說,要將多重類比數位轉換器(ADC)所取樣的訊號進行同步化處理,是相當棘手的挑戰;而藉由在JESD 204B接收器內導入適當的彈性化緩衝延遲,設計人員將可讓元件間取樣失真與整個系統已知的確定性延遲對準,輕鬆達成同步化。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

實現高速應用 FPGA擔綱多重相位調變

2011 年 04 月 25 日

優化結構/製程 FPGA效能/功耗兩全其美

2010 年 01 月 25 日

縮短產品設計/上市時程 I<sup>2</sup>C數位可編程XO吸睛

2011 年 10 月 03 日

矽晶片融合技術助力 SoC FPGA設計架構脫穎而出

2012 年 10 月 06 日

矽晶片融合技術助力 SoC FPGA設計架構脫穎而出

2012 年 11 月 18 日

ADI推超薄µModule穩壓器

2018 年 08 月 23 日
前一篇
鞏固智慧家庭市場勢力 ZigBee HA 1.2標準出爐
下一篇
凌力爾特發表超寬頻高線性度混頻器