專門用來建立系統單晶片矽智財(SoC IP)互聯架構的網路單晶片(Network on Chip, NoC)方案將大行其道。IP互聯方案開發商Arteris推出新一代NoC互聯IP解決方案–FlexNoC Resilience Package，能幫助SoC業者降低晶片開發成本，並快速滿足各領域產業標準，將有助擴大NoC應用範疇，加速SoC IP全面互聯時代來臨。
 |
| Arteris行銷副總裁Kurt Shuler表示，新一代NoC方案能加速SoC業者IP互聯架構的開發時程，並快速滿足各項嚴苛的產業規範。 |
Arteris行銷副總裁Kurt Shuler表示，身為控制中樞的中央處理器(CPU)就像SoC的大腦，旁邊還有許多次系統(Subsystem)協同工作，如數位訊號處理器(DSP)、繪圖處理器(GPU)、記憶體調度(Memory Scheduler)架構、無線通訊系統等，彼此之間須透過導線(Wire)和數位邏輯電路相互溝通；不過，現今的晶片開發流程中，工程人員通常係將各個次系統的IP安置好之後才進行導線和邏輯電路的設計，而這種在SoC開發後期才建立晶片基礎通訊結構的設計流程，容易造成SoC IP的互聯結構不臻理想，進而產生布線擁塞(Routing Congestion)和時序收斂不佳等問題，讓SoC效能大打折扣。
Shuler進一步指出，過去SoC設計者建立IP互聯的方式主要有二，一是自行開發互聯IP架構；另一個方式則是透過IP供應商提供的標準型解決方案，其中最知名的莫過於安謀國際(ARM)的CoreLink NIC-400系列。但是，互聯IP並非傳統IP業者開發的重點，其通常係透過半買半相送的方式提供給晶片商，傳統IP業者並不會花過多心力針對標準型互聯IP架構進行優化，因此對結構及系統日益複雜的SoC設計業者而言，這種標準型方案已顯得不合時宜。
以CoreLink NIC-400為例，為了讓所有晶片商方便使用，該方案的運作即是採用AXI介面(Advanced eXtensible Interface)以讓每個IP都可彼此互聯，但事實上，並非每個IP都有連結到所有IP的必要性，這種方式往往造成晶片內有過多不必要的通訊渠道，反而讓布線更為擁塞。以CoreLink NIC-400的128位元AXI匯流排架構為例，其晶片內布線平均數量更高達二百九十個，反而無法實際有效解決問題。
Shuler分析，在這樣的背景之下，專門用來建立IP互聯架構的NoC勢力漸漸崛起，並率先在消費性電子晶片市場獲得初步成功；不過，在諸如工廠自動化、汽車工業、國防航太、機械、醫療產品等領域，NoC業者則尚未能成功進入這些市場，原因在於這些領域通常擁有較嚴苛的產業標準，如汽車領域的ISO 26262、醫療領域的IEC 60601、航太業的RTCA/DO-178B、工廠自動化應用的EN 62601、機械設計的ISO 13849等規範，因此有意跨足的晶片商、IP業者、系統廠都須花費一翻工夫，NoC業者亦然。
事實上，在NoC方案進軍這些市場之前，業者僅能針對自己的晶片開發自有的IP互聯架構。不過，近來Arteris已成功開發出新一代NoC互聯方案–FlexNoC Resilience Package，以滿足醫療、汽車、國防航太、工廠自動化等應用市場的需要，擴大NoC業者的勢力版圖。
Shuler表示，採用新一代NoC互聯架構，能幫助SoC業者降低晶片開發成本，並快速達到各項嚴苛的產業標準，讓NoC全面滲透各項產業，加速所有SoC IP互聯時代的來臨。據了解，Arteris的FlexNoC Resilience Package方案，目前已經得到工業型晶片商Mobileye、Altera、德州儀器(TI)和瑞薩電子(Renesas Electronics)的支持，並率先用於先進駕駛輔助系統(ADAS)、嵌入式FPGA SoC等設計。
