PCI Express標準強制要求PLL測試 四大測試手法各擅勝場

作者: 太克科技
2016 年 10 月 31 日
PCI-SIG將PCIe的鎖相迴路(PLL)列為基本測試項目,目前有幾種可用於執行該測試的手法。本文中將以PCIe 2.0的規格要求為例,概述幾種較為常見的方法,並針對其優勢與劣勢進行簡單比較。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

受限安全機制與相容性 手機資料無線同步大不易

2006 年 09 月 28 日

善用電子設計工具 提升奈米製程良率

2006 年 10 月 27 日

結合MCU及RFID技術 無線車輛辨識系統聰明上路

2006 年 11 月 24 日

滿足低功耗設計需求  分散式異構處理FPGA展妙用

2017 年 02 月 11 日

無負載/高阻抗量測 前波保護電壓無所遁形

2021 年 12 月 20 日

AMD嵌入式EPYC:「Embedded Turin」打造高效能嵌入式運算新標準

2025 年 03 月 27 日
前一篇
HA-SAP技術研發成功 突破印刷電路深寬比障礙
下一篇
NIDays 2016台灣首站將登場