PCI Express標準強制要求PLL測試 四大測試手法各擅勝場

作者: 太克科技
2016 年 10 月 31 日
PCI-SIG將PCIe的鎖相迴路(PLL)列為基本測試項目,目前有幾種可用於執行該測試的手法。本文中將以PCIe 2.0的規格要求為例,概述幾種較為常見的方法,並針對其優勢與劣勢進行簡單比較。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

整合無線存取控制功能 交換器實現有/無線網路一體化

2013 年 07 月 14 日

強化車載電子系統安全性 車輛EMC設計/驗證至為關鍵

2015 年 01 月 11 日

高頻功率切換損耗低 高速IGBT增強PV變頻器效能

2015 年 01 月 14 日

眾多元件同步翻新 EV電池管理性能大增

2017 年 08 月 06 日

USB Type-C介面設計門檻高  TCPC解決電力傳輸難題

2017 年 03 月 23 日

DDC即時監控達陣 直接數位控制器實現建築永續

2023 年 12 月 13 日
前一篇
HA-SAP技術研發成功 突破印刷電路深寬比障礙
下一篇
NIDays 2016台灣首站將登場