PCI Express標準強制要求PLL測試 四大測試手法各擅勝場

作者: 太克科技
2016 年 10 月 31 日
PCI-SIG將PCIe的鎖相迴路(PLL)列為基本測試項目,目前有幾種可用於執行該測試的手法。本文中將以PCIe 2.0的規格要求為例,概述幾種較為常見的方法,並針對其優勢與劣勢進行簡單比較。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

自動化測試機質量並重 提升IC測試廠產能利用率

2005 年 01 月 26 日

憑藉雜訊源調諧能力 新式頻譜分析儀符合準確度要求

2007 年 08 月 17 日

有效預期響應變化 MEMS封裝設計有譜

2009 年 11 月 23 日

解析能力再提升 193i延展材料強化微影技術

2016 年 05 月 23 日

洞察5G系統開發 量測業扮行動網路推手

2016 年 10 月 13 日

有效省水/確保安全 MCU實現智慧浴室管控裝置

2018 年 11 月 03 日
前一篇
HA-SAP技術研發成功 突破印刷電路深寬比障礙
下一篇
NIDays 2016台灣首站將登場