具小體積/低成本/高彈性優勢 PoP封裝層疊風潮興

PoP層疊封裝技術是透過將兩個或更多元件,以垂直堆疊或是背部搭載的方式來節省印刷電路板(PCB)的占用空間,封裝間的電子接線直接相連,然後再由位於下方的封裝元件連接到電路板,雖然這個技術基本上可允許超過兩個以上的封裝元件垂直堆疊,但通常在使用時,只會使用兩個封裝。圖1描述PoP技術的典型實現,下方為邏輯電路或中央處理器(CPU),上方則為記憶子系統。邏輯電路或CPU位於下方的主因是通常其須連接到系統電路板的訊號線數量相對要多,圖1顯示的邏輯電路晶片使用打線後密封的方式,不過這類邏輯元件也經常使用覆晶片封裝技術。
2009 年 02 月 27 日