SoC設計難度提升 FPGA整合驗證挑戰加劇

隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
2009 年 03 月 26 日

硬體軟體化趨勢成形 多核心DSP架構乘勢崛起

隨著市場對晶片的整合度要求不斷上升,晶片設計者必須設法在單一晶片中整合更多功能。然而,複雜的設計、不斷飆升的製造成本,以及終端產品生命週期急速縮短,在在使得晶片供應商在開發系統單晶片時必須承擔更高的風險。若系統晶片中備有可程式化的核心電路,許多的系統功能就可以軟體形式呈現,進而大幅提升設計者的產能。對終端產品的設計者而言,「硬體軟體化」的趨勢也能帶來許多好處,因為軟體的彈性讓設計者能更輕易地調整功能、以單一硬體平台開發出多種產品,若能兼顧軟體可重複利用性,更可大幅縮短設計時間。
2008 年 11 月 28 日