剖析取樣器測試操作原理 有效處理高速類比訊號輸出

大多數的數位訊號處理書籍在論及低值取樣 (Under Sampling)時多半認為是一種造成疊化(Aliasing)的錯誤現象,是訊號處理過程中應該極力避免的,然而在混合訊號晶片測試、更高頻的射頻 (RF)以及微波測試領域,應用低值取樣原理可有效降低儀器的訊號取樣頻率,至於疊化產生的影響則可透過小心的輸入訊號安排及輸出訊號分析加以消除。本文主要介紹一種利用低值取樣原理進行晶片輸出訊號取樣的儀器—取樣器(Sampler),除介紹取樣器功能及測試流程,並解釋低值取樣對於分立頻譜...
2007 年 03 月 02 日

DTFS/FFT應用差異化 有效導入晶片頻譜訊號測試

為滿足頻譜分析與同調取樣要求,輸入晶片訊號朝向長串週期性訊號,因此晶片輸出頻譜分析將採用DTFS,但一般測試平台或程式大多採用FFT,二者雖然十分類似,卻有參數使用順序差異。本文主要在於釐清DTFS與FFT相互關係,以及運用於混合訊號晶片測試的操作程序。
2006 年 12 月 29 日

釐清訊號對雜訊比定義 挑戰ADC雜訊比之極限

有效位元數是ADC性能表現的一項重要參數,它代表ADC在操作時的解析度,在晶片測試時有效位元由訊號對量化雜訊比的量測值所決定,半導體測試產業通常會將訊號對量化雜訊比混淆為訊號對雜訊比,實際上二者有所差異。本文將釐清訊號對雜訊比之定義,並以環境雜訊計算,推斷訊號對量化雜訊比公式的適用極限。
2006 年 11 月 24 日