簡化系統時脈設計 可編程多輸出時脈產生器露頭角
當今複雜的系統級電路板通常包含專用處理器、高性能通用處理器，以及多個系統級晶片設計。高性能電路中每個單元都可能具有不同的時脈頻率要求，因為它們不一定被設計為彼此協同運作模式。此外，電路板上各電路針對時脈的穩定(抖動)和工作週期也可以有不同的時序限制。因此，這些複雜電路板的一個關鍵設計挑戰是設計一個時脈源子系統，可提供多個系統的時脈訊號，傳送到各個晶片來管理多個子系統(圖1)的時序。這樣的電路板通常被設計用於諸如機上盒/數位攝影機、高階數位電視、網路交換器和路由器、伺服器，以及許多其他應用。
2015 年 01 月 10 日
