SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

低功耗HID蔚為風潮 電子安定器設計挑戰加劇

2011 年 04 月 21 日

啟動汽車人機介面設計新革命 電容觸控感測嶄露鋒芒

2011 年 05 月 19 日

T-Clock技術助攻 PXI實現同步整合測試

2012 年 06 月 25 日

感測/聲光效果靈敏 手部訓練教具拉拔遲緩兒童

2021 年 09 月 27 日

UCIe標準普獲業界支持 Chiplet生態發展更穩健

2022 年 07 月 01 日

行動通訊上山下海 低軌通訊衛星實現手機傳輸

2022 年 07 月 18 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界