全球系統單晶片(SoC)技術廠商意法半導體(ST)發布業界首款整合雙安謀國際(ARM)處理器Cortex-A9內核及第三代雙速率(DDR3)記憶體介面的嵌入式處理器。新產品SPEAr1310採用意法半導體的低功耗55奈米(nm)高速互補式金屬氧化物半導體(HCMOS)製程，爲多種嵌入式應用提供高運算和客製化功能，同時兼具系統單晶片的成本競爭優勢。
新款微處理器整合超低功耗技術和ARM Cortex-A9處理器內核的多重處理功能，以及創新晶片內網路(Network-on-chip, NoC)技術。雙核ARM Cortex-A9處理器可全面支援對稱和不對稱運算，在最惡劣的工業環境中，處理速度高達600MHz，相當於3,000DMIPS。晶片內網路是靈活的通訊架構，可支援多個不同的傳輸特性(Traffic Profile)，以最具成本效益和效能的方式，最大幅度地提高數據傳輸量。
意法半導體電腦系統產品事業部總經理Loris Valenti表示，SPEAr1310是近期發布的SPEAr1300系列的首款産品，其他產品也將陸續推出。憑藉其創新架構和強大功能，SPEAr1310以最先進的技術引領嵌入式市場，實現前所未有的成本競爭力、性能及靈活性。
內建DDR2/DDR3記憶體控制器和完整的周邊設備介面，包括通用序列匯流排(USB)、SATA、PCIe(整合PHY)及高速乙太網路媒體存取控制(MAC)。意法半導體的SPEAr1310微處理器適用於高性能嵌入式控制應用市場，包括通訊、電腦周邊與工業自動化。
L1快取記憶體與硬體加速器和輸入/輸出(I/O)模組的一致性能提高數據傳輸量及簡化軟體開發過程。加速器連結埠(Accelerator Coherence Port, ACP)結合晶片的NoC路由功能，可滿足硬體加速和I/O性能的最新應用需求。錯誤校正碼(Error Correction Code，ECC)保護功能可防止DRAM記憶體和L2快取記憶體上的軟硬錯誤， 可大幅延長平均故障間隔時間(Mean-time-between-failures，MTBF），進而提高系統可靠性。
意法半導體網址：www.st.com
