因應輕薄短小/多功能/低功耗需求 SiP技術大展身手

隨著物聯網時代來臨,全球終端電子產品漸漸走向多功能整合及低功耗設計,因而使得可將多顆裸晶整合在單一封裝中的SiP技術日益受到關注。除了既有的封測大廠積極擴大SiP製造產能外,晶圓代工業者與IC基板廠也競相投入此一技術,以滿足市場需求。
2016 年 06 月 16 日

錫球封裝面臨微縮瓶頸 銅柱搭配錫銀封蓋前景看好

先進的封裝技術為了製造出間距更小的接點,紛紛改採銅柱或其他微型柱來進行封裝。然而,受限於製程技術限制,目前業界還是需要在銅柱上方覆蓋錫銀封蓋,來實現理想的封裝。
2016 年 06 月 04 日

穿戴式裝置性能要求增 小封裝/低功耗DSP受青睞

穿戴式裝置應用前景備受看好,吸引半導體廠積極研發運算能力更強,且封裝尺寸更小、耗電量更低的新一代數位訊號處理器(DSP),藉此打造高品質錄音與播放等進階多媒體功能,滿足消費者不斷提升的性能要求。
2016 年 05 月 30 日

FOWLP/3D IC加劇缺陷問題 先進封裝檢測技術重要性日增

現今,先進封裝科技領域發展一日千里。而就導線架、散出型晶圓級、覆晶技術和堆疊式封裝而言,所面臨的主要挑戰為何?傳統上,晶圓級封裝(WLP)市場是由使用電鍍錫焊凸塊的覆晶技術晶圓凸塊所支援。近年來,由於更高密度和更精密線距的需求漸增,銅柱亦逐漸成為一項關鍵科技。
2016 年 04 月 10 日

益華Allegro SiP和PVS技術滿足台積公司InFO封裝

益華電腦(Cadence)宣布旗下系統級封裝(Allegro SiP)和實體驗證系統(PVS)實現技術已能完整支援台積公司(TSMC)的整合型扇出型(InFO)封裝技術。透過提供可自動化設計規則檢查(DRC)流程的整合式解決方案,Allegro...
2015 年 10 月 08 日

高階封測需求看漲 科磊推WLP檢測工具搶商機

先進製程演進引發高階封測設備新商機。因應電子產品輕薄設計要求,IC製程技術不斷微縮,連帶使得高階封裝技術需求持續提升,有鑑於此,科磊(KLA-Tencor)推出兩款晶圓級封裝(Wafer-Level Packaging,...
2015 年 05 月 05 日

打造生活化穿戴式裝置 SiP技術扮要角

系統級封裝(SiP)微型化技術將實現更生活化的穿戴式裝置。SiP微型化技術可將穿戴式裝置關鍵元件整合於極小的單一封裝,不僅大幅簡化電路板設計,還能節省系統端測試時間,讓設計人員可更專注於創造差異化,打造更符合消費者需求的產品。
2013 年 11 月 25 日

高整合晶片需求旺 3D IC/WLP設備和材料銷售揚

行動裝置發展熱潮持續升溫,驅動晶片商加緊導入3D IC與晶圓級封裝(Wafer-level-packaging, WLP)技術,開發更高整合度的解決方案,因而推升相關設備與材料需求。Yole Developpement預估,2013年3D...
2013 年 06 月 17 日

打造無縫聯網環境 SiP技術實現智慧家庭

系統封裝(SiP)技術將加速智慧家庭誕生。SiP技術能夠在有限的電路板中,整合各種無線聯網技術,讓傳輸與控制功能隱身於各類家用電子裝置中。透過這些設備與裝置的自動互聯溝通,消費者就能享受更便捷、舒適且人性化的服務,打造理想的智慧家庭。
2013 年 03 月 28 日

提升消費性電子競爭優勢 SiP設計錦上添花

由於SiP具備微型化、多性能導向、降低電磁干擾、低耗電、低成本和簡化高速匯流排設計的優勢,被視為是增加附加價值的重要手段,因而被廣泛應用在消費性電子產品。未來堆疊式矽插技術,更將有助其發揮超越摩爾定律的優勢。
2011 年 02 月 10 日

晶圓級封裝躍居相機模組製程主流

相機模組過去常用的板上連接式晶片封裝技術已不符合於現在講求輕薄短小產品的需求,因此晶圓級封裝技術應運而生。該技術以其高良率、低成本與可大量生產等特色,再加上可保護晶片免受污染,未來可望逐步取代板上連接式晶片封裝技術,成為固態影像元件的最佳製程方式。
2009 年 09 月 14 日