應對晶片短缺 博世再加碼4億歐元擴產能

為解決全球性的晶片短缺問題,雖然博世(Bosch)在德勒斯登(Dresden)的新晶圓廠才剛啟用不久,但該公司已宣布,將於2022年再投入4億歐元,擴建其位於德國德勒斯登(Dresden)、羅伊特林根(Reutlingen)的晶圓廠,以及馬來西亞檳城(Penang)的晶片測試中心。...
2021 年 11 月 02 日

感測器大發 微機電封裝2022年產值達64.6億美元

根據市調機構Yole Développement的調查,MEMS微機電元件封裝市場將從2016年的25.6億美元成長到2022年的64.6億美元,年複合成長率為16.7%。MEMS元件的特點是各種不同的設計和製造技術,沒有標準化的製程。因此,許多技術挑戰已經到位,並在封裝廠之間形成激烈的競爭。...
2018 年 05 月 24 日

大廠競相投入 扇出型晶圓級封裝漸成主流

FOWLP自2016年以來,已成為半導體產業眾所矚目的焦點,盡管FOWLP在設計上有其限制,但靠著本身低成本、高效能的特性,FOWLP在市場上仍占有一席之地,隨著3D IC技術持續發展,FOWLP聲勢也持續看漲。
2018 年 04 月 16 日

暫時接合材料創新  FOWLP製程實現高接合密度

扇出型晶圓級封裝(FOWLP)技術可實現高接合密度,擴大低價封裝可支持的I/O數量,並降低成本。相比當前的其他技術而言,該技術可減少芯片占位面積,提高接合密度,改善布線情況,並降低封裝厚度。
2018 年 01 月 20 日

嵌入式運算設備追求小型化 3D封裝解決POL散熱難題

工業電腦、閘道器等嵌入式運算設備,為了降低成本、方便用戶進行布署,在外觀設計上都越來越小巧。但這類設備內部的電源負載並沒有因此而減少,因此負載點(POL)電源的功率密度要求持續提升。然而,工程師在選擇POL模組時,不只要注意功率密度,還要考量模組的散熱性能。
2017 年 08 月 14 日

明導設計工具推陳出新 封測產業聯手因應InFO威脅

IC尺寸日趨精緻、效能要求不減反增,礙於物理上的限制,不得不向2.5D、3D或扇出型晶圓級封裝(FO-WLP)等高密度先進封裝(HDAP)形式發展。針對此類接腳(Pin)數超過1萬、傳統工具難以因應的封裝設計,明導國際(Mentor)以Xpendition為基礎,6月中旬推出整合設計、Layout與多重檢驗工具的完整解決方案;同時與艾爾克(Amkor)等委外封裝測試(OSAT)廠商合作、推動Mentor...
2017 年 06 月 20 日

滿足效能/外形尺寸需求 扇出型晶圓級封裝技術前景佳

超越摩爾定律(More than Moore)的潮流已經擴展到封裝領域。針對電熱效能及功率消耗的提昇,封裝技術扮演了非常重要的角色。
2017 年 05 月 22 日

日月光/矽品搶進FO-WLP Cadence布局不缺席

IC設計與封裝設計的界線越來越模糊,台積電的InFO封裝技術,更讓許多專業封測廠捏了把冷汗。目前台積電InFO封裝所搭配的主要EDA工具由益華電腦(Cadence)提供,雙方有很深入的合作夥伴關係,不過,Cadence並未獨厚台積電,同時也正與日月光、矽品等專業委外封測廠(OSAT)攜手發展與InFO類似的Fan-out...
2017 年 03 月 30 日

SiP需求日增 Fan-In封裝發展前景受衝擊

研究機構Yole Developpement發表最新研究報告指出,由於終端應用對晶片功能整合的需求持續增加,SiP封裝將越來越受到歡迎,進而威脅Fan-In封裝未來的發展前景。該機構已經將2015~2021年Fan-In封裝出貨量的複合年增率(CAGR)預估由9%下修到6%。...
2016 年 11 月 28 日

驅動更高電源效率 功率MOSFET封裝有新招

功率MOSFET已成為電源切換元件的優先選擇,用於廣泛的消費和工業電子設備電源。因提高總電源能效以符合政府和行業標準組織及終端使用者的節能要求變得越來越重要,降低功耗同時允許大負載電流透過功率MOSFET實現,增加價值。
2016 年 10 月 08 日

物聯網設計要求日益嚴苛 MEMS導入SiP封裝前景可期

許多專家正關注著迎面而來數位時代的第三波大浪潮--萬物互聯(Internet of Everything, IoE),也就是稱之為物聯網(IoT)的時代,此前的第一波是個人電腦(PC)時代,第二波是手機時代,第三波則是物聯網的時代,以在前兩波的積累發力,將日常生活中更多的物件聯網,創造更舒適、便利及安全的生活。
2016 年 09 月 29 日

SiP創造中階需求 扇出封裝技術向下滲透有譜

扇出封裝技術(Fan-out)在過去一年獲得市場高度關注,也成為本屆Semicon Taiwan展的焦點。扇出封裝具備超薄、高I/O腳數等優勢,是行動應用處理器非常理想的封裝技術選擇,但其成本較高也是不爭的事實。所幸終端產品追求輕薄短小與多功能整合的趨勢幾乎擴散到電子業內的每個次領域,未來系統封裝(SiP)可望成為扇出技術向下滲透的開路先鋒。...
2016 年 09 月 09 日