雙相位鎖定迴路助力 數位中頻系統擺脫時鐘抖動

本文根據光纖接入數位中頻系統的時鐘使用情況,分析時鐘抖動對類比數位轉換器(ADC)和相位鎖定迴路(PLL)性能影響的原理,包括相位鎖定迴路基本原理和相位雜訊優化方式,最後提出採用雙相位鎖定迴路完成去抖和時鐘分發的解決方案。
2013 年 02 月 24 日