應材發表布線工程新方法 邏輯線寬可望挑戰3奈米以下

縮小電路的線寬雖有利於提高電晶體效能,但導體的線寬越細,反而會使電阻增加,拖累晶片效能並增加功耗。若無法在材料工程方面有所突破,從7奈米節點縮到3奈米節點,導線通路電阻將增加10倍,反而失去電晶體微縮本應帶來的好處。為克服此一物理瓶頸,美商應材(Applied...
2021 年 06 月 18 日