益華/海思擴大16奈米FinFET領域合作

益華電腦(Cadence)與海思半導體(HiSilicon Technologies)已簽署合作協議,將於16奈米鰭式場效電晶體(FinFET)設計領域大幅擴增採用益華數位與客製/類比流程,並於10奈米和7奈米製程的設計流程上密切合作。海思半導體也廣泛使用益華數位和客製/類比驗證解決方案,並且已經取得益華DDR...
2014 年 12 月 24 日

益華發表整合型電源分析解決方案

益華電腦(Cadence)發表Voltus+Sigrity晶片/封裝/印刷電路板電源共同分析解決方案。新產品讓設計團隊可以預先判定晶片、封裝體及印刷電路板的電源完整性;且已與Sigrity IC封裝及印刷電路板的電源分析連結,能提供完整的系統化共同分析解決方案。 ...
2014 年 12 月 03 日

益華推出混合訊號電路動態模擬特性分析解決方案

益華電腦(Cadence)發表Virtuoso Liberate AMS特性解決方案。新產品適用於鎖相迴路(PLL)、資料轉換、高速收發器與I/O等混合訊號區塊的動態模擬特性分析解決方案。 ...
2014 年 11 月 18 日

益華攜手ARM擴大64位元處理器設計

益華電腦與安謀控股(ARM Holdings)簽署第一份電子設計自動化(EDA)技術取得協議,包括在ARM Cortex-A50處理器系列中使用ARM v8-A 64位元架構。同時這份協議也讓益華電腦能夠使用ARMv7...
2014 年 05 月 28 日

處理器內建需求湧現 USB 3.0 IP商機強強滾

USB 3.0矽智財(IP)將大舉搶進行動、消費性電子處理器。因應手機、電視和機上盒(STB)支援高解析度和大尺寸螢幕,導致資料量暴增的情形,應用處理器業者正相繼開發內建USB 3.0高速傳輸功能的系統單晶片(SoC),吸引益華電腦(Cadence)、新思科技(Synopsys)等電子設計自動化(EDA)工具商積極補強IP陣容,而既有的USB...
2014 年 05 月 14 日

擴大投資範圍 EDA廠搶占先進製程商機

益華電腦(Cadence)將持續擴大於半導體先進製程的投資規模。益華電腦為持續鞏固於先進製程市場的地位,除將與台積電保持密切合作外,更將加強矽智財(IP)陣容、設計工具以及印刷電路板(PCB)設計技術優勢,並轉型成為系統設計實現(System...
2014 年 05 月 05 日

益華收購Jasper擴展驗證解決方案

益華電腦以大約1億7,000萬美元現金,收購形式分析(Formal Analysis)解決方案供應商Jasper Design Automation。 益華電腦系統與驗証部門兼全球銷售資深副總裁黃小立表示,現在客戶運用Jasper的形式分析解決方案,搭配益華指標導向驗證(Metric-Driven...
2014 年 04 月 28 日

益華發表新一代基頻數位訊號處理器IP

益華電腦推出新一代Tensilica ConnX基頻(Baseband)數位訊號處理器(DSP)矽智財(IP)核心,新產品包括ConnX BBE32EP與BBE64EP,是專為以低功耗實現複數(Complex...
2014 年 03 月 06 日

矽智財方案競出籠 HDMI 2.0晶片開發添動能

符合高畫質多媒體介面(HDMI)2.0標準的晶片方案可望加快問世。看好HDMI 2.0規格的發展前景,電子設計自動化(EDA)業者新思(Synopsys)與益華(Cadence)在此新標準公布後,旋即推出相關矽智財(IP)方案,以協助晶片商加快系統單晶片(SoC)整合與驗證速度,包括意法半導體(ST)與晶晨半導體(Amlogic)皆已開始導入設計。 ...
2013 年 09 月 23 日

戴樂格獲益華音訊/語音DSP IP授權

戴樂格(Dialog)獲得益華Tensilica HiFi音訊/語音訊號處理器(DSP)矽智財(IP)授權,將先運用該IP為其互連產品開發下一代音訊解決方案。HiFi音訊/語音DSP是範圍更廣的Tensilica系列中產品之一,它們結合DSP和中央處理器(CPU)的最佳能力,同時可提供十倍至一百倍的性能。設計人員可以使用各種自動化設計工具對其進行優化,符合具體且嚴格的訊號處理性能指標。 ...
2013 年 09 月 16 日

聯電採用益華DFM Signoff設計流程

益華宣布經過廣泛的基準測試後,聯華電子已經採用Cadence設計中(In-design)與signoff DFM(Design-for-manufacturing)流程,執行28奈米(nm)製程設計的實體signoff與電子變異性最佳化。這個流程解決隨機與系統良率問題,為客戶提供另一個通過晶圓廠驗證的28奈米製程設計流程。這些新流程是與聯華電子合作開發的,融合DFM預防、分析和signoff功能,包括Cadence...
2013 年 07 月 24 日

搶攻FinFET設計商機 益華發布新Virtuoso平台

益華(Cadence)針對28奈米以下製程及鰭式場效電晶體(FinFET)製程發布最新版Virtuoso布局(Layout)設計套件,該套件具備電子意識設計(Electrically Aware Design,...
2013 年 07 月 16 日