半導體製程新突破 IBM發布2nm晶片技術

IBM日前發布了2nm晶片製程,可為手機、資料中心節能、加速筆電運算效能等方面帶來革命性影響。隨著混合雲端、AI與物連網的需求下,晶片效能及能源效益提升的需求日益增加。因此IBM的2nm晶片與7nm相比,可以增加45%的晶片效能,同時減少75%的功耗。...
2021 年 05 月 10 日

默克:摩爾定律已結束 先進封裝愈趨重要

歡慶默克(Merck)350年周年慶,日前該公司於萬豪酒店舉辦記者會及技術論壇,深入探討半導體產業發展趨勢。與會中,默克台灣區董事長謝志宏表示,以經濟的角度來看,摩爾定律已走入歷史。受限於物理極限,電晶體微縮的製程技術發展日益困難,晶圓廠的建置成本也隨著大幅提升,持續進行5奈米、3奈米的開發可能已不是最佳選擇,反而從先進封裝著手研發來因應龐大市場需求,才是驅動產業發展的關鍵所在。...
2018 年 08 月 23 日

SiGe BiCMOS助力  5G毫米波RF整合更輕易

業界多認為,混合波束成形(圖1)將是工作在微波和毫米波頻率下5G系統的首選架構。此架構綜合運用數位(MIMO)和類比波束成形,克服高路徑損耗並提高頻譜效率。
2018 年 01 月 29 日

暫時接合材料創新  FOWLP製程實現高接合密度

扇出型晶圓級封裝(FOWLP)技術可實現高接合密度,擴大低價封裝可支持的I/O數量,並降低成本。相比當前的其他技術而言,該技術可減少芯片占位面積,提高接合密度,改善布線情況,並降低封裝厚度。
2018 年 01 月 20 日

半導體前後段製程發展挑戰眾多 材料/設備廠商攜手解難題

先進製程發展雖然面臨諸多挑戰,但在產業鏈上下游攜手合作、眾志成城的情況下,卻是關關難過關關過。設備與材料商的不斷創新,是讓半導體製造能夠不斷向物理極限發動挑戰最重要的奧援。
2017 年 11 月 12 日

降低成本攸關存亡 晶圓廠製程管制成顯學

製程步驟日益增多,在20奈米(nm)和10奈米節點之間,步驟數量預計會翻倍,而這些增加的步驟將影響最終良率。除了對良率的影響外,製程流程複雜程度的增加,也會提高生產成本並延長週期時間。隨著這些趨勢的進展,管理成本和週期時間也對晶圓廠的營運會變得越來越重要。
2016 年 07 月 18 日

導入TSV製程技術 類比晶片邁向3D堆疊架構

類比積體電路設計也將進入三維晶片(3D IC)時代。在數位晶片開發商成功量產3D IC方案後,類比晶片公司也積極建置類比3D IC生產線,期透過矽穿孔(TSV)與立體堆疊技術,在單一封裝內整合採用不同製程生產的異質類比元件,以提升包括電源晶片、感測器與無線射頻(RF)等各種類比方案效能。 ...
2013 年 09 月 16 日

達思完成LED製程廢氣處理技術開發

德商達思(DAS)開發出專門用於處理發光二極體(LED)製程廢氣的創新技術–LARCH,以創新技術推動LED邁向綠色產業。由於2013年起政府對於廢水和廢氣污染標準的法規將更加嚴格,因此相關產業勢必需要更新的因應方案。 ...
2012 年 09 月 16 日

速度成決勝關鍵 EDA廠商加快腳步

基於市場上對各式應用的晶片產品要求為體積更小、整合度更高與更進一步降低成本,半導體電子設計自動化(EDA)廠商紛紛使出渾身解數,祭出各式技術縮短測試時間,以進一步滿足客戶要求,並加快廠商產品上市時間。 ...
2009 年 12 月 16 日