Cadence推出設計收斂新方案 全晶片同步優化簽核速度提升十倍

益華電腦(Cadence)宣布推出全新的Certus設計收斂解決方案(Closure Solution),以應對晶片層級設計在尺寸及複雜性上所面臨日益增長的挑戰。Certus解決方案可自動作業,同時加速設計時程,整個設計收斂週期...
2022 年 10 月 13 日

新思Tweaker ECO助攻 群聯晶片設計週期大幅縮短

新思(Synopsys)宣布,其簽核工程變更指令(Engineering Change Order, ECO)解決方案Tweaker ECO以獲得群聯電子採用,為該公司提供巨大的設計到簽核(Design-to-signoff)運算能力,加速其新世代大型設計的設計周轉時間(Turnaround...
2022 年 04 月 21 日