Cadence推出設計收斂新方案 全晶片同步優化簽核速度提升十倍

益華電腦(Cadence)宣布推出全新的Certus設計收斂解決方案(Closure Solution),以應對晶片層級設計在尺寸及複雜性上所面臨日益增長的挑戰。Certus解決方案可自動作業,同時加速設計時程,整個設計收斂週期...
2022 年 10 月 13 日

西門子推出Symphony Pro平台 擴展混合訊號IC驗證功能

西門子數位化工業軟體近日推出Symphony Pro平台,在原有的Symphony平台上,進一步擴展混合訊號驗證功能。藉由強大、全面、直覺的視覺除錯能力,支援先進的Accellera標準化驗證方法學,比起傳統解決方案,生產力最多能提升10倍。  ...
2022 年 07 月 22 日

Ansys多物理場解決方案通過台積電N3E和N4P製程技術認證

Ansys與台積電擴大雙方的長期合作關係,其電源完整性軟體已通過台積電的N4P和N3E製程技術認證。Ansys RedHawk-SC和Totem可為支援機器學習、5G行動通訊和高效能運算(HPC)應用的下一代矽晶片設計提供重要的設計模擬與驗證,確保晶片量產後能如預期運作。Ansys平台日前獲得台積電N4和N3製程認證,為這項最新合作奠定基礎。...
2022 年 07 月 04 日

新思Tweaker ECO助攻 群聯晶片設計週期大幅縮短

新思(Synopsys)宣布,其簽核工程變更指令(Engineering Change Order, ECO)解決方案Tweaker ECO以獲得群聯電子採用,為該公司提供巨大的設計到簽核(Design-to-signoff)運算能力,加速其新世代大型設計的設計周轉時間(Turnaround...
2022 年 04 月 21 日

回應Chiplet/先進封裝設計需求 Cadence推出3D-IC平台

由於越來越多晶片採用Chiplet架構,或利用先進封裝技術實現功能整合,IC設計者越來越需要一套可以滿足相關需求的設計工具。為回應市場需求,益華電腦(Cadence)近日發表Cadence Integrity 3D-IC平台。這個平台可將設計規劃、實現和系統分析,整合在單個且統一的管理介面上。該平台可支援Cadence的第三代3D-IC解決方案,通過熱完整性、功率和靜態時序分析能力,為客戶提供以系統級PPA表現,使之在單一Chiplet中能妥善發揮效能。...
2021 年 10 月 14 日

Cadence/聯電攜手開發22奈米ULP與ULL製程認證

聯電近日宣布,Cadence數位全流程已獲得該公司22 奈米超低功耗(ULP)與22奈米超低漏電(ULL)製程技術認證,可加速消費、5G 和汽車應用設計。該流程結合了用於超低功耗設計的領先設計實現和簽核技術,協助共同客戶完成高品質的設計並實現更快的晶片設計定案(Tapeout)流程。...
2021 年 07 月 14 日

收購Fractal Technologies 西門子擴大EDA布局

西門子數位化工業軟體日前宣布收購Fractal Technologies,該公司總部位於美國和荷蘭,是一家提供IC設計簽核,確認IP品質的軟體供應商。此次收購可以協助西門子的EDA客戶更快、更容易驗證其積體電路(IC)設計中使用的內部和外部IP以及單元庫,進而提高整體品質並加快產品上市時程。...
2021 年 05 月 20 日