賽靈思推出可部分重組FPGA設計流程

賽靈思(Xilinx)推出第四代可部分重新組態設計流程及智慧型時脈閘控方面的多項全新強化方案,可針對Virtex-6現場可編程閘陣列(FPGA)設計中的動態模塊記憶體(BRAM),減少24%功耗。研發業者即日起已可下載ISE...
2010 年 07 月 30 日