賽靈思新版開發環境加速資料中心應用

賽靈思(Xilinx)針對OpenCL架構、C和C++推出2015.1版SDAccel開發環境。新版本為SDx系列開發環境產品之一,可透過FPGA加速各種資料中心應用,提供二十五倍的功耗效能比,並強化SDAccel整合開發環境(IDE)、擴大OpenCL標準的相容性,並配有符合SDAccel開發環境認證的賽靈思聯盟計畫成員提供的平台、函式庫和設計服務。 ...
2015 年 06 月 04 日

羅德史瓦茲RTE數位示波器頻寬達1GHz

羅德史瓦茲(R&S)推出R&S RTE數位示波器。該示波器頻寬為200MHz~1GHz,以超過每秒一百萬次的波形擷取率幫使用者快速找到錯誤訊號,並提供精確測量結果。 ...
2014 年 03 月 12 日

安捷倫推出全新DDR除錯工具

安捷倫(Agilent)推出雙倍資料率同步動態隨機存取記憶體(DDR)除錯工具,以協助DDR記憶體設計工程師輕鬆執行先期認證測試、找出無法通過相容性測試的根本原因,進而大幅提高設計邊限。有這項工具,設計工程師可以輕易地瀏覽想要觀測的區域,以便進一步分析、收集,並解讀統計資料。新的DDR3和LPDDR3除錯工具可在Agilent...
2014 年 01 月 13 日

Altera/ARM攜手 SoC FPGA突破除錯瓶頸

Altrea與安謀國際(ARM)攜手消除SoC FPGA除錯壁壘。Altera與ARM透過雙方特有協議,共同推出DS-5嵌入式軟體開發套件,期消除工程師在開發SoC FPGA時,所面臨的軟硬體除錯問題,進一步加速開發時程。 ...
2012 年 12 月 13 日

借助嵌入式儀器除錯功能 SoC設計驗證事半功倍

SoC驗證工作可更省時省力。由於SoC整合的軟體、韌體、嵌入式處理器、GPU、記憶體控制器和周邊I/O愈來愈多,且設計日益複雜,導致驗證工作困難度激增。開發人員亟須借重整合軟、硬體的SoC系統設計驗證儀器,進一步提升除錯效率。
2012 年 10 月 18 日

安捷倫推出低功率DDR2相容性與協定測試工具

安捷倫(Agilent)推出完整的低功率DDR2(LPDDR2)相容性與協定測試應用軟體– Agilent N5413B LPDDR2及首款LPDDR2 BGA探棒。這些工具除了可加速LPDDR2系統的啟用和除錯之外,還為工程師提供確保LPDDR2設計能與其他的LPDDR2元件達到相互操作性的高效率方法。 ...
2010 年 04 月 27 日

孕龍開放脈波寬度觸發模組註冊碼申請

孕龍科技日前於網站新增「選購軟體分析工具」與「申請脈波寬度觸發模組註冊碼」兩項功能,將讓顧客能更簡便的使用孕龍邏輯分析儀(LA),能多元運用並有效減少開發成本及提高產品設計品質。  ...
2010 年 04 月 22 日

太克推出PCI Express 3.0測試解決方案

太克科技(Tektronix)推出完整的PCI Express 3.0測試解決方案,符合新一代PCIe規格,可用單一工具涵跨協定層到實體層的分析。結合新的TLA7SA16與TLA7SA08邏輯協定分析儀模組、匯流排支援軟體與探棒,可提供PCIe...
2010 年 04 月 16 日