Ansys多物理場解決方案通過台積電3D-IC封裝技術認證

Ansys半導體設計解決方案通過台積電(TSMC)高速CoWoS with silicon interposer(CoWoS-S)和InFO with RDL interconnect(InFO-R)先進封裝技術認證。這讓客戶針對整套整合2.5D和3D晶片系統，簽核耗電、訊號完整性和分析熱效應衝擊，確認其可靠度。...
2020 年 09 月 02 日

ANSYS加速5G/高效能運算暨AI設計

安矽思(Ansys)發表的Ansys RaptorH，能幫助工程師加速並改善5G、三維度積體電路(3D-IC)和射頻積體電路(Radio-frequency Integrated Circuit)設計工作流程，這些積體電路的應用包括智慧型裝置、天線陣列(Antenna...
2020 年 03 月 20 日

專訪K&S資深副總裁張贊彬　小間距封裝設備搞定先進製程

半導體製造邁入3D IC先進製程與異質整合時代，雖然扮演製程推動守門人的摩爾定律不再被嚴格遵守，儘管製程微縮的腳步逐漸放緩，半導體技術推進卻沒有減速，異質整合與先進封裝依然不斷提升晶片的整合度與效能。2019年半導體產業歷經前兩年激情發展後，進入醞釀下一波成長的階段，庫力索法(K&S)積極布局先進小間距封裝設備。
2019 年 10 月 10 日

感測器大發　微機電封裝2022年產值達64.6億美元

根據市調機構Yole Développement的調查，MEMS微機電元件封裝市場將從2016年的25.6億美元成長到2022年的64.6億美元，年複合成長率為16.7%。MEMS元件的特點是各種不同的設計和製造技術，沒有標準化的製程。因此，許多技術挑戰已經到位，並在封裝廠之間形成激烈的競爭。...
2018 年 05 月 24 日

大廠競相投入　扇出型晶圓級封裝漸成主流

FOWLP自2016年以來，已成為半導體產業眾所矚目的焦點，盡管FOWLP在設計上有其限制，但靠著本身低成本、高效能的特性，FOWLP在市場上仍占有一席之地，隨著3D IC技術持續發展，FOWLP聲勢也持續看漲。
2018 年 04 月 16 日

暫時接合材料創新 　FOWLP製程實現高接合密度

扇出型晶圓級封裝(FOWLP)技術可實現高接合密度，擴大低價封裝可支持的I/O數量，並降低成本。相比當前的其他技術而言，該技術可減少芯片占位面積，提高接合密度，改善布線情況，並降低封裝厚度。
2018 年 01 月 20 日

明導設計工具推陳出新　封測產業聯手因應InFO威脅

IC尺寸日趨精緻、效能要求不減反增，礙於物理上的限制，不得不向2.5D、3D或扇出型晶圓級封裝(FO-WLP)等高密度先進封裝(HDAP)形式發展。針對此類接腳(Pin)數超過1萬、傳統工具難以因應的封裝設計，明導國際(Mentor)以Xpendition為基礎，6月中旬推出整合設計、Layout與多重檢驗工具的完整解決方案；同時與艾爾克(Amkor)等委外封裝測試(OSAT)廠商合作、推動Mentor...
2017 年 06 月 20 日

日月光/矽品搶進FO-WLP　Cadence布局不缺席

IC設計與封裝設計的界線越來越模糊，台積電的InFO封裝技術，更讓許多專業封測廠捏了把冷汗。目前台積電InFO封裝所搭配的主要EDA工具由益華電腦(Cadence)提供，雙方有很深入的合作夥伴關係，不過，Cadence並未獨厚台積電，同時也正與日月光、矽品等專業委外封測廠(OSAT)攜手發展與InFO類似的Fan-out...
2017 年 03 月 30 日

InFO技術發展潛力佳　明導祭出新驗證解決方案

看好整合扇出型封裝(Integrated fan-out,InFO)技術未來發展，明導國際(Mentor Graphics)宣布推出一款結合設計、版圖布局和驗證的解決方案，為InFO晶圓級封裝技術的設計應用提供支援。該解決方案包含Calibre...
2016 年 06 月 28 日

因應輕薄短小/多功能/低功耗需求　SiP技術大展身手

隨著物聯網時代來臨，全球終端電子產品漸漸走向多功能整合及低功耗設計，因而使得可將多顆裸晶整合在單一封裝中的SiP技術日益受到關注。除了既有的封測大廠積極擴大SiP製造產能外，晶圓代工業者與IC基板廠也競相投入此一技術，以滿足市場需求。
2016 年 06 月 16 日

錫球封裝面臨微縮瓶頸　銅柱搭配錫銀封蓋前景看好

先進的封裝技術為了製造出間距更小的接點，紛紛改採銅柱或其他微型柱來進行封裝。然而，受限於製程技術限制，目前業界還是需要在銅柱上方覆蓋錫銀封蓋，來實現理想的封裝。
2016 年 06 月 04 日

FOWLP/3D IC加劇缺陷問題　先進封裝檢測技術重要性日增

現今，先進封裝科技領域發展一日千里。而就導線架、散出型晶圓級、覆晶技術和堆疊式封裝而言，所面臨的主要挑戰為何？傳統上，晶圓級封裝(WLP)市場是由使用電鍍錫焊凸塊的覆晶技術晶圓凸塊所支援。近年來，由於更高密度和更精密線距的需求漸增，銅柱亦逐漸成為一項關鍵科技。
2016 年 04 月 10 日
近期研討會 More
白皮書

【工程師必備收藏】SiC引領能源新革命: 高效儲能與轉換系統設計指南

2024 年 10 月 14 日

【免費下載】解鎖未來智慧車關鍵議題！免費下載《AI智慧車與智慧座艙》白皮書

2024 年 09 月 18 日

【成功案例分享】即刻下載！ROHM使用Siemens Tanner提供一流的dual MOSFET元件

2024 年 05 月 07 日

【熱門白皮書】快來下載！類比混合訊號驗證方法論

2024 年 01 月 31 日

【重磅白皮書】立刻下載！實惠且全面的3D堆疊晶粒元件測試

2024 年 01 月 31 日
重磅專訪

MIPS執行長Sameer Wasson：微架構才是CPU的護城河

2024 年 12 月 18 日

XR產業協會理事長鄭育鎔：智慧頭戴裝置內容為王

2024 年 12 月 09 日

Synaptics總裁兼執行長Michael Hurlston：押寶Edge AI應用擴大台灣布局

2024 年 12 月 04 日

專訪ADI資深區域銷售經理陳曜桎　智慧解決方案賦能AI無極限

2024 年 12 月 03 日

神盾董事長羅森洲：Chiplet/IP擁抱AI轉型

2024 年 12 月 02 日
最新文章

無跡卡爾曼濾波精確度提升　衛星定位非線性無跡轉換效能佳(1)

2024 年 12 月 20 日

無跡卡爾曼濾波精確度提升　衛星定位非線性無跡轉換效能佳(2)

2024 年 12 月 20 日

MIC：川普2.0對內聚焦三大主軸　關稅政策推動資通訊供應鏈調整

2024 年 12 月 20 日

Quobly/意法半導體建立策略合作關係

2024 年 12 月 20 日

從零信任到可信賴AI　掌握物聯網數位經濟新商機

2024 年 12 月 20 日
編輯推薦

在SoC中實現異質整合　CMOS 2.0開闢新道路(1)

2024 年 12 月 18 日

MIPS執行長Sameer Wasson：微架構才是CPU的護城河

2024 年 12 月 18 日

挑戰七埃米製程　imec提出雙列CFET結構

2024 年 12 月 09 日

光電交接拉開序幕　生成式AI驅動HPC I/O革命

2024 年 12 月 05 日

掌握技術特性　蕭特基二極體應用更上手(1)

2024 年 12 月 02 日
城邦文化事業股份有限公司版權所有、轉載必究．Copyright(c) 2004 - 2024 Cite Publishing Ltd.