降低TSV成本 濕式蝕刻助攻3D IC

三維晶片(3D IC)可望擴大普及。半導體設備商Veeco日前發布新一代濕式蝕刻設備,將化學機械研磨(CMP)、電漿蝕刻、矽厚度量測與清洗等四種製程工序合而為一,可較傳統乾式蝕刻的方法,顯著減少3D IC關鍵製程技術–矽穿孔(TSV)的成本,同時降低缺陷發生情形,將有助提升半導體廠採納3D...
2015 年 10 月 26 日

益華Allegro SiP和PVS技術滿足台積公司InFO封裝

益華電腦(Cadence)宣布旗下系統級封裝(Allegro SiP)和實體驗證系統(PVS)實現技術已能完整支援台積公司(TSMC)的整合型扇出型(InFO)封裝技術。透過提供可自動化設計規則檢查(DRC)流程的整合式解決方案,Allegro...
2015 年 10 月 08 日

賽靈思/台積電合作7奈米製程技術

賽靈思(Xilinx)與台積電合作7奈米製程與3D IC技術,以開發下一代All Programmable FPGA、MPSoC和3D IC元件。雙方合作此項新技術,代表著共同連續第四代合作開發先進製程技術和CoWoS...
2015 年 06 月 05 日

高階封測需求看漲 科磊推WLP檢測工具搶商機

先進製程演進引發高階封測設備新商機。因應電子產品輕薄設計要求,IC製程技術不斷微縮,連帶使得高階封裝技術需求持續提升,有鑑於此,科磊(KLA-Tencor)推出兩款晶圓級封裝(Wafer-Level Packaging,...
2015 年 05 月 05 日

優化IC/封裝/PCB協同設計 明導新工具發威

明導國際(Mentor Graphics)推出最新Xpedition Package Integrator流程,此一新設計工具可打破過往積體電路(IC)、封裝和印刷電路板(PCB)間的藩籬,讓相關設計人員能輕鬆達成協同設計與優化,尤其適合現今日益複雜的多晶片封裝。 ...
2015 年 03 月 31 日

借力3D矽穿孔製程 感測器類比/數位整合再躍進

感測器邁向高整合立體晶片(3D IC)發展。為讓物聯網裝置具備感知聯網(Internet of Awareness)功能,感測器不僅須提高精準度,亦須擁有電源管理和即時資料處理能力,因而驅動相關元件開發商擴大投資矽穿孔(TSV)製程,藉此打造整合感測器、類比混合訊號及互補式金屬氧化物半導體(CMOS)控制電路的3D...
2014 年 11 月 13 日

FinFET/3D IC催馬力 半導體業引爆投資熱潮

鰭式場效電晶體(FinFET)及三維積體電路(3D IC)引爆半導體業投資熱潮。行動裝置與物聯網(IoT)市場快速成長,不僅加速半導體製程技術創新,晶圓廠、設備廠等業者亦加足馬力轉往3D架構及FinFET製程邁進,掀動半導體產業龐大的設備與材料投資風潮。 ...
2014 年 09 月 09 日

賽靈思FPGA市場三十有成

賽靈思(Xilinx)藉由三千五百項專利和六十項業界第一,在業界取得眾多歷史性成就,包括推出業界首款現場可編程閘陣列(FPGA)和開創無晶圓廠經營模式聞名。近年來的創新更讓賽靈思從傳統可編程邏輯公司蛻變為一家「All...
2014 年 03 月 03 日

賽靈思推出440萬邏輯單元元件

美商賽靈思(Xilinx)推出一款內含四百四十萬邏輯單元的全新元件,其邏輯單元數量為Virtex-7 2000T的兩倍以上。VU440元件採用最先進的3D IC技術,在20奈米製程節點上提供的效能已經超出其他公開發佈的競爭性14/16奈米製程計畫。 ...
2013 年 12 月 19 日

打造生活化穿戴式裝置 SiP技術扮要角

系統級封裝(SiP)微型化技術將實現更生活化的穿戴式裝置。SiP微型化技術可將穿戴式裝置關鍵元件整合於極小的單一封裝,不僅大幅簡化電路板設計,還能節省系統端測試時間,讓設計人員可更專注於創造差異化,打造更符合消費者需求的產品。
2013 年 11 月 25 日

賽靈思/台積合作採用CoWoS技術量產3D IC產品

賽靈思(Xilinx)與台積電共同宣布,業界首款異質三維積體電路(Heterogeneous 3D IC)Virtex-7 HT系列產品正式量產,賽靈思順利達成旗下所有28奈米(nm)3D IC系列產品全數量產的里程碑。 ...
2013 年 10 月 25 日

成立研發/製造中心 中芯國際競逐3D IC戰場

在台積電、聯電和格羅方德(GLOBALFOUNDRIES)競相投入三維積體電路(3D IC)技術後,中國大陸晶圓代工廠中芯國際(SMIC)亦不落人後,21日宣布將成立視覺、感測器、3D IC技術研發/製造中心–CVS3D,與一線晶圓代工廠一較高下。 ...
2013 年 10 月 23 日