邁開3D IC量產腳步 半導體廠猛攻覆晶封裝

半導體設備、封測廠今年將擴大高階覆晶封裝(Flip Chip)研發支出。隨著半導體開始邁入3D IC架構,晶片封裝技術也面臨重大挑戰,因此一線半導體設備廠、封測業者皆積極布局高階覆晶封裝,並改革相關技術、材料,期配合矽穿孔(TSV)製程發展,實現3D...
2013 年 03 月 13 日

28奈米HKMG量產慢飛 聯電毛利率低點擺盪

聯電28奈米須至今年下半年才會貢獻營收。全球一線晶圓代工廠正積極爭搶28奈米高介電質金屬閘極(HKMG)製程商機,除台積電已率先量產外,GLOBALFUNDRIES、三星近期也開始加碼擴充產能。相較之下,聯電仍處於製程研發及良率提升階段,進度明顯落後,須待今年第三季才可望量產,影響上半年整體毛利率表現。 ...
2013 年 02 月 07 日

製程準備就緒 3D IC邁入量產元年

2013年將出現首波3D IC量產潮。在晶圓代工廠製程服務,以及相關技術標準陸續到位後,半導體業者已計畫在今年大量採用矽穿孔(TSV)封裝和3D IC製程技術,生產高度異質整合的系統單晶片方案,以符合物聯網應用對智慧化和低功耗的要求。
2013 年 02 月 04 日

行動晶片商出「芯」招 四核心處理器激戰再起

四核心行動處理器之爭愈演愈烈。智慧型手機與平板裝置品牌廠積極推出新產品並追求差異化功能,已引爆龐大高階處理器需求,吸引行動處理器開發商全力強攻四核心以上等級的系統單晶片解決方案,讓今年CES會場上彌漫濃濃硝煙味。
2013 年 02 月 04 日

追求多核心/高頻寬 三星/聯發科啟動3D IC布局

行動處理器大廠正全力發展下世代三維晶片(3D IC)。隨著四核心處理器大舉出籠,記憶體頻寬不敷使用的疑慮已逐漸浮現,因此聯發科、高通(Qualcomm)及三星(Samsung)皆已積極導入3D IC技術,以提升應用處理器與Mobile...
2013 年 01 月 07 日

衝刺效能表現 SoC FPGA邁向28/20奈米

28、20奈米(nm)現場可編程閘陣列(FPGA)壯大發展聲勢。繼賽靈思(Xilinx)先出手打造28奈米FPGA大軍後,Altera也將在今年第四季發布三款28奈米系統單晶片(SoC)FPGA參考設計,並於明年推進至20奈米及三維晶片(3D...
2012 年 12 月 23 日

處理器大咖力挺 HSA標準壯大發展聲勢

異質系統架構(HSA)基金會陣容愈來愈堅強。近期高通(Qualcomm)、三星(Samsung)兩家重量級晶片商陸續加入HSA基金會,將為推動HSA標準挹注更多動能;現階段,該基金會已規畫在2014年底定標準,並催生首款應用HSA異質晶片平行運算概念的系統單晶片(SoC),從而大幅提升系統效能並降低功耗,全面滿足下世代行動聯網及運算設備的設計需求。 ...
2012 年 11 月 30 日

滿足高整合、小尺寸要求 手機元件掀SiP設計風

智慧型手機元件朝向SiP封裝趨勢日益明顯。智慧型手機設計逐漸往輕薄化發展,對手機元件的尺寸、效能、成本與整合度要求也愈來愈高。SiP技術可讓晶片實現更高整合性,並達到尺寸微縮目的,因而日益受到OEM和品牌廠的青睞,成為行動裝置元件設計的重要途徑。
2012 年 11 月 26 日

SoC製程/封裝革新 半導體測試商機再掀高潮

半導體測試需求將衝上新高峰。因應行動裝置高效能、輕薄設計趨勢,半導體業者正加碼競逐28奈米(nm)先進製程、立體堆疊系統單晶片(SoC),以及高整合度射頻(RF)或無線區域網路(Wi-Fi)模組,從而激發新一波自動化測試設備(ATE)需求,將為半導體測試方案供應商帶來更多商機。 ...
2012 年 11 月 21 日

跨進20nm門檻高 IC/晶圓廠改走類IDM模式

IC設計公司與晶圓代工廠的合作將邁向類IDM模式。進入20奈米製程世代,將牽動半導體設備、電子設計自動化(EDA)工具、IC電路布局與封測作業全面革新,導致產業鏈須投資大量資源;因此,晶圓代工廠與晶片商為避免個別財務負擔過重,將更加緊密合作,並共同分攤研發設備與人力開支,加速推進20奈米以下製程問世。 ...
2012 年 11 月 13 日

賽靈思Vivado設計套件讓設計生產力倍增

賽靈思(Xilinx)推出Vivado設計套件2012.3版本,首次為採用多核心處理器工作站執行Vivado設計套件的客戶提供全新功能,加上全新的參考設計,可大幅提升設計生產力和加快建置速度。 ...
2012 年 10 月 30 日

發布設計參考流程 台積20奈米/3D IC製程就緒

台積電20奈米(nm)及三維晶片(3D IC)設計參考流程出爐。台積電日前正式宣布推出20奈米製程,以及應用於3D IC生產的CoWoS(Chip on Wafer on Substrate)兩項設計參考流程,以維持旗下半導體製程技術領先競爭對手半年到1年的腳步,防堵格羅方德(GLOBALFUNDRIES)、聯電的技術追趕。 ...
2012 年 10 月 12 日