電源/訊號網路分道揚鑣好處多 晶背供電將成大勢所趨

晶片供電網路(Power Delivery Network, PDN)的設計目標是以最高效率為晶片上的主動元件提供所需的電源(VDD)與參考電壓(VSS)。一直以來,業界都是利用後段製程(BEOL),在晶圓正面布線,透過這些低電阻的導線來供應電力給晶片(圖1)。但也因為如此,晶片內的供電網路與訊號網路(即晶片內的訊號線)必須共用相同的元件空間。...
2022 年 12 月 19 日

減少高圖案密度區域金屬腐蝕 半導體CMP製程可靠性提升

在許多記憶體和邏輯元件的半導體製程中,都需要用到化學機械平坦化(CMP)。CMP可用來在半導體製程中創建平坦表面,實現均勻的層厚,並在下一個製程步驟之前最佳化元件拓樸。然而,由於製程中的移除率不同,在CMP之後,半導體元件的表面往往會出現不均勻的現象。
2022 年 04 月 09 日

有效降低氮化鉭層電阻 鈷助力先進製程效能提升

隨著人工智慧及大數據時代來臨,晶片也須透過不斷微縮提升效能。面對7奈米(nm)先進製程,如何生產效能更高、耗電更少、面積更小,且符合可靠度要求的晶片,為當今半導體製程的重要課題。
2020 年 01 月 18 日

為行動裝置電力開源節流 PMIC功能/製程邁大步

PMIC功能規格與製程方案正加速演進。行動裝置擴大導入高解析度螢幕及多核心處理器後,引發諸多電源管理技術挑戰,因此PMIC開發商正全力發展新一代高效率控制方案,並研擬導入高階拓撲和先進製程,打造數位/類比異質功能整合SoC,以全面優化系統功耗。
2013 年 07 月 08 日

邁向異質功能整合 PMIC加速製程演進腳步

電源管理晶片(PMIC)製程正朝0.11微米(μm)和65奈米(nm)等技術節點邁進。行動裝置功能持續增加,導致設計空間吃緊且功耗管理更加困難,因此PMIC業者已開始利用先進製程,開發整合音訊編碼器、雜訊消除IC、觸控IC或DSP等數位晶片的高整合度電源方案,協助系統廠精簡零組件用量,並提升電源管理效率。 ...
2013 年 06 月 03 日